实验序列信号的设计.doc

序列信号的设计 实验目的 掌握时序电路一般设计方法。 能够应用时序电路解决实际问题。 实验设备 数字电路实验箱 数字双踪示波器 数字信号函数发生器 74LS161、74LS00 实验原理 计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。 目前，TTL和CMOS电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。实验中用到异步清零同步置数四位二进制计数器74LS161。 74LS161为异步清零计数器，即端输入低电平，不受CP控制，输出端立即全部为“0”。74LS161具有同步置数功能，在端无效时，端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入，即同步预置功能。和都无效，T或P任意一个为低电平，计数器处于保持状态，即输出状态不变。只有四个控制输入都为高电平，计数器才实现16加法计数。74LS161引脚排列如图（1）所示，表（1）为它的功能表。 图（1） T P CP 0 0 0 0 0 1 0 ↑ D C B A D C B A 1 1 0 保 持 1 1 0 保 持 1 1 1 1 ↑ 计 数 表（1） 试验内容 用74LS161实现001100111的序列信号发生器； 设计产生十分频且占空比为50%的信号的电路。 实验结果 用74LS161实现001100111的序列信号发生器； 填卡诺图，取前9个状态： Q3Q2 Q1Q0 0 0 X 1 0 0 X X 1 1 X X 1 1 X X 写逻辑表达式：F=Q1+Q3= 设计电路如下： 结果波形 设计产生十分频且占空比为50%的信号的电路。 占空比为50%的十分频可以理解为0000011111的序列信号。 填卡诺图，取前9个状态： Q3Q2 Q1Q0 x 0 1 1 x 0 X 1 0 0 X 1 x 0 X 1 写逻辑表达式：F= Q 设计电路如下： 结果波形 实验五 序列信号的设计 1