全指令集MIPS设计文档.docVIP

北京航空航天大学计算机学院 姓名、学号：xxxxxxxxxx xxxxxxxxxx Xxxxxxxxxx xxxxxxxxxx Xxxxxxxxxx xxxxxxxxxx 时间：2009年 月 日  目 录 1. MIPS处理器设计简介 1 2. 基本组成部件 1 2.1 程序计数器 1 2.1.1 功能设计 1 2.1.2 Verilog HDL核心实现代码 1 2.1.3 仿真波形验证 1 2.1.4 硬件下载测试 1 2.2指令寄存器 1 3. 指令系统 2 3.1 指令系统设计 2 3.2 汇编程序设计 2 4. 数据通路 2 4.1 取指指令数据通路 2 4.2 …… 2 5. 控制单元 2 5.1 控制器状态机 2 5.3 状态机信号使能表 3 5.3 接口定义 3 5.4 控制单元输出信号布尔表达式 3 6. 整机仿真测试 4 6.1 XX汇编程序的仿真测试 4 6.2 YY汇编程序的仿真测试 4 6.3 。。。。。。 4 7. 整机硬件下载测试 4 7.1 硬件下载测试方案 4 7.2 引脚锁定 4 7.3 测试步骤 4  1. MIPS处理器设计简介 简要介绍本组的MIPS处理器实现情况（包括：支持多少类型、多少条指令；异常处理方面的实现情况）； 组员分工：每个组员的完成部分； 2. 基本组成部件 本节主要给出CPU的组件定义，如组件和书上的功能和接口均相同，则不需给出。 2.1 组件名 2.1.1 功能设计 定义该部件的功能，可参考实验教程。 2.1.2 Verilog HDL核心实现代码 给出该部件实现的核心代码，必须有详细的注释！！！ 2.1.3 仿真波形验证 设计输入波形信号，给出完整的波形，尽量在一个波形文件中测试出部件的所有功能。对照波形指出某一个时刻对应的功能输入和输出。 3. 指令系统 3.1 指令系统设计 给出本组设计的mips处理器支持的指令集，可参考教程中的附录1。要给出指令的各字段定义，指令的类型及其中的每条指令，每条指令的格式及其功能。 该部分内容可通过图表等形式来表述，格式可自行设计，但一定要描述清楚。 3.2 汇编程序设计 根据本组实现的指令集，设计一个有意义的汇编程序。 要描述清楚每个程序的功能。 汇编程序要有详细的注释。 4. 数据通路 针对书上给出的57条指令以外的指令，分类设计数据通路，并对每种数据通路进行测试。和书上相同的部分可以省略。 4.1 取指指令数据通路 给出该数据通路图； 选取相关的部件，并将其例化为symbol，用原理输入图设计该数据通路的顶层文件，根据需要添加相关控制输入信号。——要给出设计好的原理输入图； 进行仿真测试并给出仿真波形，对照仿真波形说明该类指令的执行过程。 4.2 …… 5. 控制单元 5.1 控制器状态机 给出本组实现的指令集所对应的状态机图。 5.3 状态机信号使能表 状态名称（编号） 变化信号名称 信号值 说明 下一状态 条件 取指（0） ALSrcA 0 ALU的A输入为PC 1 无 PCWrite 1 写入下一条指令地址 IorD 0 内存地址来源为PC IRWrite 1 向IR写入读出指令 ALUSrcB 001 ALU的B输入为4 ALUOp 0001 无符号加法 PCSource 001 下一条指令为PC+4 BE 1111 取一个32位指令 译码(1) ALUSrcA 0 提前计算分支地址 ALUOut=PC+ (sign-extend(IR[15-0])2) 0 空指令 2 存取指令 3 R型指令 4 I 型指令 5 CP0指令 6 分支指令 7 跳转指令 ALUSrcB 011 8 syscall指令 ExtendFunc 01 ALUOp 0010 9 break指令 ALUOutSrc 00 10 未定义指令 5.3 接口定义 输入输出接口定义，可参考教程 5.4 控制单元输出信号布尔表达式 Signal 表达式（由状态和输入构成） PCWrite State0 || state5 op25 !op24 !op23 !op22 !op21 || (state6 !ALU_Zero) || state7 || state8 || state9|| state10|| state17 || state18 MemWrite State12