基于LAN的高集成度数据采集设备研制.docVIP

基于LAN的高集成度数据采集设备研制 　　摘 要： 针对小型化、通用化、多功能的测试要求，设计专用采集设备。硬件上，以DM642为主控CPU，集成了100 M高速A/D、双通道隔离A/D、6通道低速A/D、以及DMM等多种数据采集功能。软件上利用DM642内嵌的DSP/BIOS操作系统和NDK完成网络控制；利用DSP/BIOS提供的多线程机制实现对数据采集通道的任务管理。实际应用表明该设备设计合理，运行稳定，满足了实际要求。 　　关键词： DM642； DSP/BIOS； NDK； 多线程； 数据采集 　　中图分类号： TN919?34 文献标识码： A 文章编号： 1004?373X（2013）16?0114?04 　　0 引 言 　　数据采集设备是测试系统中不可缺少的一部分，数据采集需要针对不同类型的需求，需要有高速A/D、低速A/D、数字多用表等功能，传统数据采集设备是用一种仪器进行一类测试，通过多种仪器组合实现一组完整测试，这种由多种仪器堆叠起来的数据采集系统具有体积和重量较大、成本较高、维护困难等诸多问题[1]。针对这些问题，为完成某系列型号装备自动测试任务，设计实现了一种高集成度数据采集设备。该设备需实现100 M高速A/D、双通道隔离A/D、6通道低速A/D和数字多用表功能，采集数据通过LAN传输给上位机。输入前端调理电路支持宽范围多种信号输入，并采用超宽输入范围的保护电路，实现设备通用性的同时保证其安全可靠。本设计采用DSP+FPGA架构[2?3]，利用DSP/BIOS实时操作系统，结合TI提供的NDK网络开发工具包，选用高集成度芯片，在10 cm×18 cm面积上设计实现该数据采集系统。 　　1 总体设计 　　设备的总体结构如图1所示。设备能够接入到以太网中，并能够被计算机远程访问。 　　计算机中网络通讯程序控制设备进行数据采集并读取数据。整个设备以DSP+FPGA核心，包含高速A/D、低速隔离A/D、低速非隔离A/D和数字多用表。DSP选用TI公司主频720 MHz、32 b定点高性能的TMS320DM642，DM642完成了网络、主控功能。利用DM642的自带的网络功能接口，结合TI提供的网络功能开发包（NDK）实现网络通讯功能。采用DSP/BIOS实现分配调度线程、数据采集任务和网络控制传输任务，实现对数据采集、存储和网络通讯的控制。FPGA选用Altera公司的CycloneⅢ系列低成本工业级的EP3C55F484I8，编写接口逻辑实现与DM642的数据交互，编写译码逻辑、高速A/D控制逻辑、低速A/D控制逻辑、数字多用表控制逻辑实现数据采集功能。 　　2 硬件设计 　　2.1 网络接口设计 　　TMS320DM642自带一个网络功能接口，由EMAC控制模块、EMAC模块和MDIO模块组成[4]，符合IEEE802.3协议，在设计网络通讯接口时只需要外接一片网络收发芯片即可，DM642的网络功能模块如图2所示。网络收发芯片选用美国国家半导体公司推出的DP83640，其MII接口与DM642的EMAC接口直连，MII接口包括接收总线和发送总线，接收部分包括接收数据线RXD[3..0]，接收错误标志RX_ER，接收数据有效标志RX_DV和数据同步接收时钟信号RX_CLK，当工作在10 Mb/s时，RX_CLK为2.5 MHz，工作在100 Mb/s时，RX_CLK为25 MHz。发送部分包含发送数据线TXD[3..0]，发送使能位TX_EN，和发送时钟TX_CLK，同样，时钟可以为2.5 MHz或者25 MHz。另外，MII接口带有冲突检测信号COL，用于检测在半双工模式下发送和接收同时发生的情况。该芯片具有的IEEE1588功能方便日后设备升级时钟同步功能。 　　2.2 A/D采集模块设计 　　A/D采集单元分为1路高速采集和8路低速采集两部分，其中低速采集部分，分为2路隔离通道和6路非隔离通道，总图框图如图3所示。高速采集通道选用14位的A/D6645，最高采样率105 MSPS，并行输出。低速采集通道选用24位的A/DS1278，单片并行8通道，最高采样率144 KSPS，采用8路串行输出，同时采集8路输入信号。两路隔离通道选用A/D215隔离运放。 　　两路隔离通道输入电压范围±380 V，输入阻抗为10 MΩ，1路高速通道和6路非隔离通道前端均采用运放衰减，分别实现±5 V和±40 V电压输入范围，高输入阻抗和宽范围电压输入范围使该设备能够适应大部分被测系统，实现了设备的通用化。每通道前端采用压敏电阻和自恢复保险丝设计宽范围高可靠保护电路，保证设备的稳定性和安全性。 　　2.3 数字多用表模块设计 　　该设备对数字多用表测量速度、精度要求不是很高，但要求电