基于NIOSⅡ的GPS信息接收系统设计与实现.docVIP

基于NIOSⅡ的GPS信息接收系统设计与实现 　　摘要： 全球卫星定位系统（GPS）可以对海陆空进行全方位的实时定位与导航，其应用日益广泛，通过GPS定位系统及其信息接收装置可以实现对当前所在位置的确定。系统使用天线接收GPS卫星信号，并在?C/OS操作系统下用NIOS处理器进行分析处理，以保证其实时性，最终输出位置、速度等信息进行定位。本系统通过实验测试验证，定位具有较高的准确性和实时性。 　　关键词： GPS； 卫星定位； NIOS处理器； ?C/OS操作系统 　　中图分类号： TN911?34 文献标识码： A 文章编号： 1004?373X（2013）06?0105?04 　　0 引 言 　　GPS全球卫星定位系统在天空中是由24颗卫星组成的GPS星座构成，它们特定的排列方式可以使地球上任何地方任何时刻都可以观测到四颗及以上卫星，定位精度高，是现有的卫星定位系统中最常用的技术比较成熟和稳定的定位系统，因此在当今社会GPS的应用十分广泛，涵盖陆地、海洋以及航空航天方面的应用，尤其是车辆导航、航程航线测定、船只实时调度与导航等都可以看成是一个个GPS显示系统[1?4]。可见，GPS显示系统能为人们的生活和工作带来许多方便，所以GPS信息接收和显示装置的设计开发具有广阔的发展前景。 　　GPS信息的接收模块技术如今比较成熟，主要可以分为军事和民用的两类。民用的GPS芯片对于精度的要求并不是很高，但基本都能满足人们的实用要求。由于GPS模块接收到的数据无法直接读取，因此需要设计一个合理的信息接收转换及显示系统，将GPS模块接收的定位数据转化为能够直接读取的格式并显示出来[5]。 　　本文设计的基于NIOS处理器的GPS定位信息显示系统的主要目的是接收GPS定位卫星的定位信息并实现时间、经度、纬度以及速度等信息的实时显示，为人们的日常生活带来便利。 　　1 系统的原理及整体设计 　　1.1 系统原理 　　GPS模块接收GPS定位卫星发射的信号，并在其内部经过一系列的信息处理解析出具有一定格式的、可读性较强的导航电文，其中包含了经纬度和速度等定位信息。系统设计的GPS信息接收系统，主要是基于FPGA完成的，通过Verilog硬件描述语言在FPGA上嵌入NIOSⅡ处理器，并引入?C/OS实时操作系统来优化整个系统的工作，通过C语言编程从GPS模块输出的定位信息中提取经纬度和速度等信息，并利用液晶显示器显示出来。 　　（1）GPS接收模块。能够捕获到按一定卫星高度截止角所选择的待测卫星的信号，并跟踪这些卫星的运行，对所接收到的GPS信号进行变换、放大等处理，测出GPS信号从卫星到接收机天线的传输时间，从而解译出GPS所发送的导航电文。此过程完全在现有的GPS模块中完成，本设计只需要了解其输出数据的格式并完成对它的解析即可。 　　（2）FPGA及其内部NIOSⅡ处理器部分。通过使用Verilog硬件描述语言在FPGA上搭建一个NIOSⅡ处理器，并描述出FPGA内部逻辑电路的连接方式，然后在NIOSⅡ处理器中移植入一个?C/OS操作系统，采用C语言编程控制整个系统的工作，对GPS导航电文进行解析并控制液晶显示等[7?10]。 　　（3）扩展存储部分。片外的FLASH和SDRAM扩展了系统的容量，可以实现大规模的编程，完成复杂的任务，本设计由于需要操作系统的植入，需要更大的存储空间，因此在FPGA的外围设置了FLASH和SDRAM。 　　（4）液晶显示部分。FPGA将从GPS模块解析出来的位置、速度等信息送给液晶，由液晶显示器显示出来，并且要保证其能够实时更新。 　　（5）下载线部分。通过Altera USB Blaster把电脑里编译好的程序下载到FPGA中的NIOSⅡ处理器上，并进行在线调试。 　　2 系统硬件设计 　　系统硬件设计根据各部分的功能需求主要包括2个部分：FPGA及其外围电路、GPS模块及液晶显示电路。GPS模块负责接收卫星的定位信息并输出导航电文，FPGA及其嵌入的NIOS处理器是分析和处理导航电文的核心，液晶显示屏则显示可直接读取的定位信息。 　　2.1 FPGA及其外围电路 　　FPGA芯片选用Altera公司的CycloneⅢ系列芯片，该芯片有相应的完善的设计开发平台，方便系统的设计与调试[10]。 　　FPGA配置采用AS+JTAG方式，这样在调试阶段可以使用JTAG方式，最后当程序调试无误后在使用AS模式把程序烧到配置芯片里去。这样做的一个明显的优点是：在AS模式不能下载的时候，可以利用Quartus自带的工具将配置程序生成.jic文件，用JTAG模式来验证配置芯片是否损坏。通过JTAG将FPGA的配置程序写入到片外配置芯片中，掉电不丢失，每次上电时再将其中的程序