可编程逻辑器件应用实验教学大纲.doc

《可编程逻辑器件及应用》实验/实训/课程设计教学大纲 课程中文名称(课程英文名称) ：可编程逻辑器件及应用（Design and Application of Programmable Logic Device） 课程代码：702019701M 学分/总学时：0.5/18 开课单位：物理与电子信息工程学院 面向专业：电信本专业 课程的性质、目的和任务 本课程是高等院校电、、通信类专业的一门技术课。通过本课程的学习，使学生获得数字方面的基本概念、基本知识和基本技能，培养他们对数字的分析与设计的能力，为后续课程的学习及今后的实际工作打下良好的基础。 项目名称 时数 项目类别 项目类型 要求 每组人数 课内 课外 1 简单的组合逻辑设计 3 1 基础验证性必基础 必 1 3 利用条件语句实现计数分频时序电路 3 1 基础 性 必 1 4 利用有限状态机进行时序逻辑的设计 3 1 基础 必 1 5 电子表系统设计 6 6 基础 必 1 填表说明：（1）“项目类别”填写：①基础；②专业；③专业基础；（2）“实验”请填写：①?验证性；②?综合性；③?设计研究；④；①?验证性；②?综合性；③?设计研究；④；”请填写：①?；②?综合；③?设计（3）要求填写：①必；②选； 计划内实验，所有学生要做完大纲规定的实验项目，每次实验内容都有必做和两部分，两部分之间有较大梯度只有完成必做和部分内容，才有可能得到好成绩。二是计划外全面开放实验，学生可以随时来做感兴趣的任何实验，必要时；三是计划外重点开放实验，挑选部分能力强的学生，专攻有指导老师指导的内容综合，。培养不同层次学生应能力。 教学目的：[1] 掌握基本组合逻辑电路的实现方法 [2] 初步了解两种基本组合逻辑电路的生成方法 [3] 学习测试模块的编写 [4] 通过综合和布局布线了解不同层次仿真的物理意义 教学要求：通过实验使学生熟悉Xilinx ISE或Altera QuartusⅡ软件环境，了解并掌握基本的组合逻辑电路设计的方法，掌握测试模块的编写。 教学时数：3 主要设备： 计算机、FPGA开发板。 实验内容： [1] 在Xilinx ISE或Altera QuartusⅡ软件环境中进行一次完整的设计流程，并在FPGA开发板上实现与门的功能。 [2] 完成一个可综合的数据比较器的程序。 [3] 完成数据比较器的测试模块。 [4] 发挥部分：设计一个多位（2位）的数据比较器并在FPGA开发板上实现该比较器。 实验二 简单分频时序逻辑电路的设计 教学目的：[1] 掌握最基本时序电路的实现方法。 [2] 学习时序电路测试模块的编写。 [3] 学习综合和不同层次的仿真。 教学要求：通过实验使学生了解并掌握基本时序电路的设计方法，掌握时序电路测试模块的设计方法。 教学时数：3 主要设备：计算机、FPGA开发板。 实验内容： [1] 设计一个实现2分频时序逻辑电路。 [2] 设计一个实现225次分频的电路，并在FPGA开发板上实现，用信号灯的闪烁来观察分频的结果。考虑不同暂空比分频的结果。 [3] 发挥部分：设计完成电子表计时功能。 实验三 利用条件语句实现计数分频时序电路 教学目的：[1] 掌握条件语句在简单时序模块设计中的使用。 [2] 学习在Verilog模块中应用计数器。 [3] 学习测试模块的编写、综合和不同层次的仿真。 教学要求：通过实验使学生熟悉掌握条件语句和循环语句的使用，掌握计数器在时序电路里的应用。 教学时数：3 主要设备：计算机、FPGA开发板。 实验内容： [1] 设计一个模拟交通灯黄灯闪烁的电路，并在FPGA开发板上实现，要求黄灯每1s闪烁一次（0.5s亮，0.5s灭） [2] 对具有电子表计时功能的模块增加控制端口以用于扩展。 [3] 发挥部分： 在具有计时功能的电子表模块的基础上，增加电子表调节时间（时、分）的功能。 实验四 利用有限状态机进行时序逻辑的设计 教学目的：[1] 掌握利用有限状态机实现一般时序逻辑分析的方法。 [2] 掌握用Verilog编写可综合的有限状态机的标准模版。 [3] 掌握用Verilog编写状态机模版的测试文件的一般方法。 教学要求：通过实验使学生掌握通过有限状态机来进行数字逻辑的设计，掌握有限状态机设计的标准模版。 教学时数：3 主要设备：计算机、FPGA开发板。 实验内容： [1] 设计一个检测二进制序列“10010”的电路。 [2] 完成上述序列检测电路的测试模块。 [3] 利用分频器控制检测电路检测的时间间隔。 [4]发挥部分：对简单电子表系统的计时和调节时间的功能模块编写验证程序，进行仿真验证。 实验五 电子表系统设计 教学目的：[1] 掌握模块化设计方法。 [2