基于EDA的数频率计设计.doc

专业班级： 学生姓名： 指导教师（签名）： 一、课程设计（论文）题目 数字频率计的设计 二、本次课程设计（论文）应达到的目的 通过课程设计使学生能熟练掌握一种EDA软件（MAXPLUS2）的使用方法，能熟练进行设计输入、编译、管脚分配、下载等过程。 通过课程设计使学生能利用EDA软件（MAXPLUS2）进行至少一个电子技术综合问题的设计（内容可由老师指定或自由选择），设计输入可采用图形输入法或VHDL硬件描述语言输入法。 通过课程设计使学生初步具有分析、寻找和排除电子电路中常见故障的能力，培养学生的自我能力和独立分析、解决问题的能力。包括：查阅参考资料、工具书，掌握数字系统仿真调试的一般规律。 通过课程设计使学生能独立写出严谨的、有理论根据的、实事求是的、文理通顺的字迹端正的课程设计报告。 三、本次课程设计（论文）任务的主要内容和要求（包括原始数据、技术参数、设计要求等） 设计一个能测量方波信号的频率的频率计。 测量的频率范围是0~999999Hz。 结果用十进制数显示。 四、应收集的资料及主要参考文献： 1、赵曙光等编著 可编程逻辑器件原理、开发与应用 西安：西安电子科技大学出版社，2000 2、IC设计基础. 任艳颖，王彬编著. 西安：西安电子科技大学出版社.2003 3、FPGA设计及应用.褚振勇，翁木云编著. 西安：西安电子科技大学出版社，2002 4、数字系统设计和HDL相关书籍和资料 五、审核批准意见 教研室主任（签字） 目录 一：课程设计名称：数字频率计…………………………………………3 二 设计思想及系统框图………………………………………………………三 实现方法………………………………………………………………………四 具体模块和实现………………………………………………………………1 计数电路…………………………………………………………………………2 控制电路…………………………………………………………………………3 锁存模块…………………………………………………………………………4 0~99999计数器实现……………………………………………………………五：系统工作时序图………………………………………………………………六：误差分析及总结……………………………………………………………………………………………………………………………………………12 基于VHDL的数字频率计设计 一：课程设计名称：数字频率计??要求：设计一频率计，其技术要求如下： 1 测量频率范围：Hz~999999Hz。 2 结果用十进制数显示。 二 设计思想及系统框图所谓频率，就是周期性信号在单位时间（1s 内变化的次数。若在一定时间间隔 T内测得这个周期信号的重复变化次数为N，则其频率可表示为 f N/T 当被测信号的频率较低时，采用测频方法由量化误差引起的测频误差太大，为此应先测周期Tx，然后计算fx 1/Tx 。? 用标准时钟给定闸门信号，在已知时间内（1s）计算脉冲个数，得到的就是该未知信号的频率。由于信号较低时，1s内的个数较少，计算误差太大，所以计时改为10s，计数值除以十，便是频率。所以要能实现闸门的改变，实现自动切换。系统框图：测量频率系统框图如图所示,系统由控制器和处理器组成，控制器接收外部标准时钟和系统复位信号。处理器由计数器和锁存器和显示器组成COUNT_CLR信号用于在每次测量开始时，对计数模块复位，以清除上次测量的结果。该复位信号高电平有效，持续半个时钟周期的时间。 COUNT_EN信号为计数允许信号，高电平有效。在信号的上升沿开始，对输入信号的频率进行测量。计数器开始对被测信号的脉冲数进行计数，即为信号的频率。锁存器的功能是使显示的数据稳定，不会由于周期性的清零信号而不断闪烁 三 实现方法? 用maxplus编程实现底层模块，组装成高层模块，烧入指定芯片中，在指定数字电路板上测试功能。详细资料查看实验室资料和相关说明四 具体模块和实现最底层模块和程序：1 计数电路??十进制计数电路，满十输出一个正脉冲，提供高位计数器的计数脉冲，个组合可以实现0~9999的计数，为基本计数单元其程序源代码：library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt102 is port clk : in std_logic; --时钟信号 clr : in std_logic; --清零信号 ena : in std_logic; --时钟使能信号 cq : buffer std_logic_vector 3 downto 0 ; cout : out std_logic --进位信号 ;