可编程逻辑器件实指导书(2011版).doc

《可编程逻辑器件与硬件描述语言》 实 验 指 导 书 （2011版） 晋春 编写 适用专业：电子信息工程 电子信息科学与技术 江苏科技大学电子信息学院 2011年 5月 前 言 本课程实验是在学习《可编程逻辑器件与硬件描述语言》课程中为加强理解可编程逻辑器件（CPLD和FPGA）的工作原理、掌握CPLD和FPGA设计的基本方法而开设的实践性课程。主要教学对象为电子信息工程、电子信息科学与技术专业的学生，此外对自动化专业、电气工程及自动化专业的《电子设计自动化》课程，测控技术与仪器专业的《EDA设计基础》课程也适用。 本课程实验项目的安排遵循由简到难、循序渐进的原则，让学生从初步掌握相关软硬件的使用，逐步灵活运用实验工具进行常用电路的设计，最终能熟练使用各种可编程逻辑器件（CPLD和FPGA）设计方法，进行综合电子电路设计。项目设置有3个综合性实验：简单数字逻辑电路设计、全加器设计与应用、计数器设计与应用；3个设计性实验：频率计设计、序列检测器设计、电子密码锁设计。内容由浅入深，循序渐进，有效帮助学生更好地学习本课程。通过本实验课程，使学生掌握QuartusII软件的使用，进一步熟悉CPLD/FPGA 结构和工作原理，熟悉VHDL硬件描述语言，掌握原理图输入法以及用VHDL文本输入法进行常用电子电路设计，掌握仿真波形分析方法。熟练使用实验箱硬件资源，掌握硬件测试方法，熟练掌握EDA技术进行电子系统设计和开发的流程。 目 录 实验一： 简单数字逻辑电路设计 3 实验二：全加器设计与应用 10 实验三：计数器设计与应用 12 实验四：频率计设计 14 实验五：序列检测器设计 17 实验六：电子密码锁设计 19  实验一： 简单数字逻辑电路的设计 实验学时：2 实验类型：综合 实验要求：必修 一、实验目的 1、熟悉QuartusII软件的使用，熟练进行程序输入、综合、仿真。 2、熟悉实验箱硬件资源的使用，熟练进行引脚锁定和硬件测试，掌握EDA技术设计流程，掌握数字逻辑电路设计的方法； 3、学习简单数字逻辑电路的设计、仿真和硬件测试。 二、实验内容 1、设计四选一多路选择器，利用QuartusII软件完成程序输入、综合和仿真验证，给出仿真波形并进行结果分析。 2、利用GW48 EDA实验系统完成硬件测试，验证本项目设计的功能，记录引脚设置和测试结果。 三、实验原理、方法和手段 多路选择器可以从多组数据源中选取一组送入目的地，应用相当广泛，从组合逻辑的执行到数据路径的选择，经常可以看到它的踪影。多路选择器的结构是个输入数据对应N个数据输出选择控制线和一个输出线。 在VHDL中描述一个多路选择器的方法有多种，例如：在一个进程中使用if-then-else语句；在一个进程中使用case语句；使用选择信号带入语句或条件信号代入语句（when-else语句）。推荐使用when-else语句，如： …… PORT (DATA0, DATA1, DATA2, DATA3: IN STD-LOGIC_VECTOR (3 DOWNTO 0); A, B: IN STD_LOGIC; Y: OUT STD-LOGIC_VECTOR (3 DOWNTO 0) …… ARCHITECTURE ART OF MUX41 IS SIGNAL SEL: STD_LOGIC_VECTOR (1 DOWNTO 0); BEGIN SEL=BA; Y=DATA0 WHEN SEL=”00” ELSE DATA1 WHEN SEL=”01” ELSE DATA2 WHEN SEL=”10” ELSE DATA3 WHEN SEL=”11” ELSE “0000”; END ARCHITECTURE ART; 四、实验组织运行要求 1、学生在进行实验前必须进行充分的预习，熟悉实验内容； 2、学生拟定实验方案，编写完整的实验程序； 3、学生严格遵守实验室的各项规章制度，注意人身和设备安全，配合和服从实验室人员管理； 4、教师在学生实验过程中予以必要的辅导，帮助学生独立完成实验； 5、采用开放运行方式，教师做适当讲解。 五、实验条件 1、提供一台具有WINDOWS 2000/XP操作系统的计算机； 2、提供QuartusII软件开发环境。 六、实验步骤 1. 前期准备，首先新建一个工作库目录文件夹，如F:/mywork，便于存储工程项目。此文件夹在后面操作中将被软件默认为工作库，不同的设计项目最好放在不同的文件夹中，同一工程的所有文件必须放在同一文件夹中。再双击桌面图标“Quartus