4路彩灯控制器设计数电研究.doc

电子技术课程设计 ---彩灯控制器 学院：电子信息工程学院 班级： 姓名 学号： 指导教师： 彩灯控制器 设计任务与要求： 设计一个彩灯控制器，要求： 四路彩灯从左向右逐次渐亮，间隔为1秒。 四路彩灯从右向左逐次渐灭，间隔为1秒。 四路彩灯同时点亮，时间间隔为1秒，然后同时变暗，时间为1秒，反复4次。 二、总体框图 图（1）总体框图 根据设计要求，电路设计大体思路如下： 由脉冲发生器发出频率脉冲信号，利用计数器加法计数功能输出0000~1111的脉冲信号，经过数据选择器分别在0000~0011，0100~0111，1000~1111三个时段输出不同的高低电平，控制移位寄存器实现右移→左移→置数功能，从而控制彩灯按照设计要求实现亮灭。 三、选择器件 本次课程设计所用器件如表一 ： 表一 本次课程设计所用器件 型号 名称 数目 74LS163 同步二进制计数器 1 74LS194 4位双向移位寄存器 1 74150 十六选一数据选择器 3 74LS04 非门 1 PROBE 彩灯 4 XFG2 脉冲发生器 1 1.同步二进制计数器74LS163 输??? 入 输??? 出 CP EP ET Q ↑ × 0 × × 全“L” ↑ 0 1 × × 预置数据 ↑ 1 1 1 1 计数 × 1 1 0 × 保持 × 1 1 × 0 保持 表7-3 74LS163功能表 管脚图 逻辑符号 1是同步4位二进制加法计数器，M 16，CP上升沿触发 既可同步清除，也可异步清除。同步清除时，清除信号的低电平将在下一个CP上升沿配合下把四个触发器的输出置为低电平。异步清除时，直接用清除信号的低电平把四个触发器的输出置为低电平。 同步预置方式：当LD 0时，在CP作用下，计数器可并行打入预置数据.当LD 1时，使能输入PT同时为高电平，在CP作用下，进行正常计数。 PT任一为低时，计数器处于保持状态。 CO为进位输出，可用来级联成n位同步计数器。 74LS194内部原理图 74LS194四位双向移位寄存器具有左移、右移、并行数据输入、保持、清除功能。 从图1中74LS194的图形符号和引脚图分析。SRG4是4位移位寄存器符号，D0~D3并行数据输入端、DSL左移串行数据输入端、DSR右移串行数据输入端、SA （M0）和SB （M1）（即9脚和10脚）工作方式控制端分别接电平开关，置1或置0，CP时钟输入端接正向单次脉冲，清零端接负向单次脉冲，Q0~Q3输出端。 表三 逻辑符号 逻辑框图 3．十六选一数据选择器74150 74150内部原理图 74150逻辑功能表 D C B A Strobe W X X X X 1 1 0 0 0 0 0 E0 0 0 0 1 0 E1 0 0 1 0 0 E2 0 0 1 1 0 E3 0 1 0 0 0 E4 0 1 0 1 0 E5 0 1 1 0 0 E6 0 1 1 1 0 E7 1 0 0 0 0 E8 1 0 0 1 0 E9 1 0 1 0 0 E10 1 0 1 1 0 E11 1 1 0 0 0 E12 1 1 0 1 0 E13 1 1 1 0 0 E14 1 1 1 1 0 E15 逻辑框图 逻辑符号 十六选一的数据选择器74150并行输入D0～D15十六个数据，当选择输入A3A2A1A0的二进制数码依次由0000递增至1111，即其最小项由m0逐次变到m15时，16个通道的数据便依次传送到输出端，转换成串行数据。 4非门74LS04 仔细观察一下图中给出的三极管开关电路即 可发现，当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系，它实际上就是一个非门。（亦称反向器）。 当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于 深度饱和的基极电流。 设计电路所用的芯片是74LS04，如下图所示： 图 （12） 74LS04的内部结构图 图（13）三极管非门74LS04的逻辑框图 功能表如下图： 表六 非门功能表 图（14）74LS04的逻辑符号 逻辑函数式Y A 四、功能模块 在设计单元电路和选择元器件时，尽量选用同类型的元器件，如所有功能的部件都采用TTL集成电路，整个系统所用的元器件种类尽可能少。 下面介绍各单元电路的设计。 1． 脉冲发生 由脉冲发生器发出频率为1HZ，幅度为5V的连续脉冲信号，输入74LS163同步二进制计数器，利用74LS加法计数功能输出0000~1111的脉冲信号。 2．信号控制 由74LS163输出的0000~1111的脉冲信号输入3片十六