数字均衡幅频功放大器.doc

数字均衡幅频功率放大器 摘要：本设计实现了一个能对音频信号幅频均衡并且进行功率放大后高效率输出的系统。系统以FPGA为核心，设计FIR滤波器实现数字均衡。均衡后电压幅度最大波动在(0.9dB以内。均衡器输出信号经MOS管制作的D类功放进行功率放大。经测试，D类功放效率为，输出功率大于等于10W时波形无明显失真。 关键词：均衡器 FIR滤波器 FPGA D类功放 Abstract：This design implements a system which can equalize the input audio signal and output it efficiently. In this system, FPGA is used as the core processor. and FIR filters are used to realize amplitude-frequency equalization, the voltage fluctuation range after equalization is in 0.5dB or less. The output signals pass the Class D amplifier made by discrete MOS transistors for power amplification, the test shows the efficiency of the amplifier is up to 75% and the waveform has no signifi- cant distortion when the output power is 10W. KeyWords：equalizer FIR filter FPGA D-Class power amplifier 方案论证与比较 数字幅频均衡方案比较与选择 数字幅频均衡器即是在给定的技术指标下，设计离散时间线性系统的系统函数，并使得该系统的频率响应落在预先给定的容限之内。 方案一：IIR数字滤波器 该方法可基于相应模拟滤波器的完整的设计公式，且在实现中具有最小个数的常数乘法器和最少个数的延迟单元，是一种很好的节省资源的选择。但由于IIR滤波器具有极点，容易产生振荡。且IIR 系统具有非线性相位，会引起相位失真。 方案二：FIR数字滤波器 FIR滤波器的设计方法以直接逼近所需离散时间系统的频率响应为基础，它几乎完全限于离散时间滤波器的实现问题。并且FIR滤波器的设计问题比IIR滤波器的设计问题有更多的可控之处，所设计出来的系统也具有线性相位，不存在相位失真。FIR滤波器的设计方法有多种，频域采样的设计方法可对局部频谱进行整形，适合幅频均衡的应用。综合上述考虑，选用方案二。 数字信号处理器比较与选择 方案一：使用DSP作处理器 DSP处理器内部资源主要是乘法器加法器采用流水作业从而大大提高了运算速度主要算法处理 方案二：使用FPGA作处理器 FPGA具有和逻辑单元灵活、集成度高以及适用范围宽等特点可以内部实现加法器乘法器FIFO等数字电路， 方案一：A类或B类功放 A类功率放大器可以实现高保真的音频信号输出，但是A类功放的静态功耗很大，一般情况下效率在10%~20%左右，不满足题目要求。而B类功放的效率在50%~78%左右，实际制作中，我们也很难做到60%以上的效率，所以不采用这种方案。 方案二：AB类功放 AB类功率放大器相对A，B类在效率上有所提高，避免了A类的直流偏置的损耗和B类的交越失真，其理论值效率值为78.5%,但是在实际制作中功率控制在60%以上比较困难，所以未下用此方案。 方案三：D类功放 D类功放的原理图如图一所示，首先音频被调制到脉冲波形中只需一个低通滤波器。D类功放无信号输入时放大器处于截止状态，工作时，靠输入信号让晶体管进入饱和状态，电源与负载直接晶体管总会有很小的消耗部分电能 图一、D类功率放大器原理图 4.总体方案设计 图二、系统整体框图 理论分析与参数计算 前置放大电路 根据题目要求，输入信号电压放大 数字幅频均衡设 数字幅频均衡模块的框图如图三所示，因为本系统是线性和时不变的，设带阻网络的系统函数为，FIR滤波器的系统函数为，如果要实现对带阻网络的完全补偿，那么FIR滤波器应与带阻网络互为逆系统，即.带阻网络的系统函数可以通过点频法测得，然后使用MATLAB求出加矩形窗后FIR滤波器应该具有的单位脉冲响应。 图三、数字幅频均衡原理图 对于FIR滤波，其系统函数仅有零点（除z=0外），所以反映该系统的差分方程可以表示为：，该式可以认为是与单位脉冲响应的直接卷积，所以该系统函数可以利用如图四所示的结构来实现。因