实验7 计数器及其应用doc.doc

实验　计数器及其应用 一、实验目的 1）掌握集成计数器的逻辑功能测试方法及其应用。 2）运用集成计数器构成任意进制计数器。 二、实验设备与器件 1）数字电路实验箱 2）双踪示波器 3）器件：74LS161　74LS00 各块 三、实验原理 1．计数器 计数是一种最简单基本的运算，计数器是一个用以实现计数功能的时序逻辑部件。 计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和分频等功能，常用作数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。 计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储功能的各类触发器构成。 按计数进制不同计数器分为二进制计数器、十进制计数器、十六进制计数器和其他进制计数器；若中各触发器接收计数脉冲异步计数器和同步计数器两大类若按计数单元中各触发器翻转顺序划分，则有加法计数器、减法计数器、加/减计数器等；如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器。 2．中规模集成计数器 74LS161是四位二进制可预置同步计数器，由于它采用4个主从JK触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片引脚如图所示。 引脚符号说明： CP：时钟脉冲； ：异步置零（复位）端； ：预置数控制端； CTt、CTp:工作状态控制端；计数状态应为高电平； D、C、B、A：数据输入端；Q3、Q2、Q1、Q0：输出端； CO：进位输出端。 3．设计N进制计数器 利用集成计数器芯片可方便地构成任意（N）进制计数器。模数大的计数器模数小的计数器。 反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。如图-2即为用74LS161反馈归零法实现10进制计数器（注意为74LS161异步复位端）。 图-2　反馈归零法实现10进制计数器 (2)反馈置数法：是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数直至Na，又进行新一轮置数、计数。如图-3 即为用74LS161反馈置数法实现7进制计数器。（注意为74LS161同步置数端） 图-3　反馈置数法实现7进制计数器 ．中规模集成计数器 74LS161是四位二进制可预置同步计数器，由于它采用4个主从JK触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片引脚如图所示。 引脚符号说明： CP：时钟脉冲； ：异步置零（复位）端； ：预置数控制端； CTt、CTp:工作状态控制端；计数状态应为高电平； D、C、B、A：数据输入端；Q3、Q2、Q1、Q0：输出端； CO：进位输出端。 (1)使能计数器74LS161使能表，并说明功能。 表-1　　　计数器74LS161使能表 输　入 输　出 逻辑功能 D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 × 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 (2)计数器74LS161表，。表-2 　　　　 计数器功能表时钟脉冲输 出时钟脉冲输 出CP Q3　Q2　Q1　Q0CP Q3　Q2　Q1　Q00 8 1 9 2 10 3 11 4 12 5 13 6 14 7 15 ◎预习二 2．设计任意进制计数器 在74LS161基础上，采用反馈归零法、反馈置数法两种方法设计进制计数器。。绘输出波形图。(1)反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。 (2)反馈置数法：是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。 3．设计进制计数器 (1)反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。 (2)反馈置数法：是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。 实 验 报 告 一、实验报告1）根据实验数据表及波形分析测试结果。 2）画出实现12进制计数器的状态图。 3）画出进制计数器的、实验1．测试集成计数器74LS161的逻辑功能 (1)按芯片引脚图将、、A、B、C、D端接电平开关，Q3、Q2、Q1、Q0端接电平显示