异步串行接口电路通信系统设计设计报告.doc

异步串行接口电路通信系统设计设计报告.doc

  1. 1、本文档共38页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
异步串行接口电路通信系统设计设计报告

2009级可编程逻辑 课程设计 课程名称: 可编程逻辑设计 实验题目: 异步串行接口电路及通信系统设计 学生姓名: YC、SXL、ZY、YLJ、WJ 开课学院: Bio学院 开课时间: 2011至2012学年第二学期 重庆大学本科学生课程设计指导教师评定成绩表 学 院 be学院 指导教师 Zxm. Wxp. 年级 2009级 专 业 BME 学生姓名 YC、SXL、ZY、YLJ、WJ 课程设计 题目 异步串行接口电路及通信系统设计 指 导 教 师 评 语 课程设计 成绩 指导教师签名: 年 月 日 重庆大学本科学生课程设计任务书 课程设计题目 异步串行接口电路及通信系统设计 学院 BE学院 专业 BME 年级、班 09 BME 01、02班 设计要求: 设计一个能进行异步全双工串行通信的模块,该模块以固定的串行数据传送格式收发数据。 1) 每帧数据供10 位,其中 1位启动位,8位数据位,1位停止位 。 2) 波特率为:9600。 3) 收发误码率1% 。 4) 实现与PC机的通信,PC机端采用串口调试助手。在 PC 机端,用串口调试助手发送和显示数据;在 FPGA 端,发送的数据来自于自建ROM内存储的数据,数据量为200,接受数据由串口调试助手发送,并由数码管显示接受数据值。 学生应完成的工作: 程序的编写,完成功能的仿真; 利用SIGNALTAP完成在线的仿真及调试,使达到设计要求。 实验报告的书写。 参考资料: [1] 潘松,黄继业 EDA技术使用教程 科学出版社 2006.6 [2] 何伟 现代数字系统实验及设计 重庆大学出版社 2005.9 [3] 李素梅 基于FPGA的ROM设计问题 [期刊论文]-信息技术 2010(3):87-93 [4] 刘进海,刘志博,马力 基于RS- 232 异步串行通信接口通用通信协议的设计与实现 [期刊论文]-现代电子技术 1998(7):8-10 [5] 刘兰石,郭建英,王长清 异步串行通信接口电路的VHDL语言设计 新乡师范高等专科学校学报 2003.9(5):30-32 课程设计工作计划: 6月25日—6月26日:资料的查询; 6月27日—6月29日: 程序的书写; 6月30日—7月2 日 :程序的调试,达到最终的目的; 7月3 日— 7月5日 :报告的书写。 任务下达日期 2012 年 6 月 25 日 完成日期 2012 年 7 月 6 日 指导教师 (签名) 学生 (签名) 说明:1、学院、专业、年级均填全称。 2、本表除签名外均可采用计算机打印。本表不够,可另附页,但应在页脚添加页码。 摘要 通用串口是远程通信接口,在数字系统使用很普遍,是一个很重要的部件。本论文使用VHDL语言描述硬件功能,并适当借助Verilog HDL语言,利用QuartusII9.0在 FPGA 芯片上的综合描述,采用模块化设计方法设计UART(通用异步收发器)的各个模块。其中包括波特率发生器,程序控制器,UART数据接收器和UART数据发送器,本文采用的外部时钟为50MHZ,波特率为9600。在QuartusII 9.0环境下进行设计、编译和仿真。最后的程序编译仿真结果及硬件测试结果表明系统设计完全正确。 关键字:VHDL; Verilog HDL;UART; 帧格式; FPGA;异步通信 Abstract In this paper, the use of hardware description languages VHDL function, the Verilog HDL language ,the use of Alteras FPGA chips, the design of modular design method of UART (Universal Asynchronous Receiver Transmitter) of each module, including Porter, generators, process controllers, UART receiver data and the UART transmitter data. QuartusII 9.0 and Modelsim6.0 in environment design, compilation, sim

文档评论(0)

yasou511137 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档