实验一集成电路版图提取与分析 .doc

电子与通信系统虚拟仿真实验教学中心 实验 实验名称： 电子科技大学教务处制表  一、实验目的 1. 根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧； 2. 学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的设计与验证。 二、实验任务 1. UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用 2. 根据设计指标要求，自主完成版图设计，并掌握布局布线的基本技巧 3. 对所绘制的版图进行DRC、ERC检查验证 4. 整理版图生成文件，总结、撰写并提交实验报告。1. 工作站或微机终端 一台 2. 3. EDA软件 1套 4.2 基于Cadence 平台的电路设计与仿真 4.2.1 Cadence 环境的调入 在 UNIX 操作系统的Terminal窗口下，输入 → setenv DISPLAY 100.100.21:0 (注意：100.100.100.21是本机的IP地址，不同的计算机，IP地址不同，应该根据实际的IP地址来设置。) 确认在 user/user*（user* 是登录用户名，*= 1,2,3,4,5）目录下。如果不在此目录下， → cd user/user* 然后，进入Project目录， → cd Project 输入命令 → icfb 或者layoutPlus 2、出现CIW(command Interpreter window)命令解释画面 3、点选在CIW窗口的上面工具列Tools→Library Manager， 会出现LM窗口LM(Library Manager) 4.2.2 建立新的Library 点选LM窗口上面的工具列File→New→Library 会产生New Library画面 出现右图画面 出现Load Technology File窗口，添加工艺文件 4.2.3版图设计Layout View Design 1、在LM窗口用鼠标左键点选Library的hw1→再点选cell的test→双击view的layout两次，或是用右键open,即可开启layout窗口 2、调入版图编辑器 Layout Editor LSW(Layout selection window) 因为前面的工艺文件已设置，所以版图层选择窗口LSW应该是看到以上的画面。如果不是的话，则有可能是create library 时 technology file 没有设置对，需要重新配置。 3、Layout的基本操作 （1）设定窗口的点距(Grid)，点选Layout窗口上面的指令选项Option→Display （2）设定是否有Gravity的功能，点选Layout窗口的指令列Options→Layout Editor，依照个人使用习惯与需要来选择是否Gravity On.。一般对于初学者不要设定Gravity On (重力效果)。 Gravity On：当鼠标指针靠近对象时即被吸到该对象的边缘 （3）用 ruler 把长度量好, 用右键点选 LSW 中所要用的 layer, 再点选常用功能栏中的 rectangular 或 polygon 来画。 （4）如果边长要纠正的话, 可使用stretch 来达成, 或者是用reshape功能。 （5）若要取消指令重选新指令，最好先按Esc键。 （6）Layout 时要注意layers 之间的距离(参考design rule)。 （7）一段时间后应点选Layout上面的指令Design→Save做储存动作，以免意外掉电、误操作等导致已做的工作丢失。 （8）用本层 来定义当前层所对应的端点名称，每当打上label时，记得要点选该label，然后按q ,改变该label 的layer成当前所用层。 4、NMOS和PMOS晶体管的Layout版图示意 4.3 版图验证 1、设计规则DRC检查与验证 当版图绘制完成后，需要调用版图设计规则检查DRC来验证是否违反设计规则。 （1）点选Layout窗口上面的指令Verify→DRC （2）出现DRC窗口 （3）按OK之后，会开始跑DRC，若有错误，CIW对话框会显示错误并且在Layout窗口也会有光标marker闪烁。 （4）可以点选Layout窗口上面的指令Verify→Makers→Explain