数字电子钟设计报(显示、调整、报时、万年历、闹钟、秒表).doc

目录 一、引言 4 二、方案论证选择 5 2.1设计要求 5 1.基本要求 5 2.发挥部分 5 2.2系统框图 5 分钟+调整 5 秒钟 5 时钟+调整 5 秒表 5 闹钟功能 5 定时报闹 5 万年历功能 6 三、电路仿真与设计 6 3.1核心芯片及芯片管脚图 6 3.2时、分计数电路模块设计 6 3.3切换电路模块设计 7 3.4调整电路模块设计 8 （1）方案一：利用74125的三态。 8 （2）方案二：利用74162的置数端（LOAD），置数调整。 9 3.5整点报时电路模块设计 10 3.6秒表电路模块设计 11 3.6定时报闹电路模块设计 13 3.7万年历电路模块设计 14 四、遇到的问题 17 五、心得体会 17 一、引言 电子钟亦称数显钟（数字显示钟），是一种用数字电路技术实现时、分、秒计时的装置，与机械时钟相比，直观性为其主要显著特点，且因非机械驱动，具有更长的使用寿命，相较石英钟的石英机芯驱动，更具准确性。电子钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大地方便。 相对于其他时钟类型，它的特点可归结为“两强一弱 ”：比机械钟强在观时显著，比石英钟强在走时准确，但是它的弱点为显时较为单调。 三、电路仿真与设计 3.1核心芯片及芯片管脚图 3.2时、分计数电路模块设计 电路的的核心芯片是74LS160。74LS160是一个10进制加法计数器。时钟到达24后清零。分钟到达60后清零。时钟Cp为分钟清零信号。分钟Cp为与秒计数进位信号。 下图是秒计数电路设计图，左为秒十位，右为秒个位。用置零法计60进制。 同理，也可以用74160置零法计24进制。具体电路如下。 3.3切换电路模块设计 因为时分、秒、年、月日、秒表、闹钟共享一个显示屏。我通过计数器7490+译码器74138组成一个顺序脉冲发生器，每次按动S7，产生一个脉冲，用来触发74245三态门工作。其他时刻，其输出都为高阻。 如下图，顺序脉冲发生器生成的顺序脉冲通过IO2进入SEC_DISPLAY，触发74125工作，从而使得电路显示秒。 同理，也可以显示时分、星期等等。 3.4调整电路模块设计 调整电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行调整。当数字钟接通电源或者计时出现错误是，需要调整时间，校时是数字钟应具备的基本功能。为了电路简单，只对时和分进行调整。调整电路要求在小时调整时不影响分和秒的正常计数，在分调整时不影响秒和小时的计数。时调整电路和分调整电路都是一致的。 调整电路我设计了两种方法。 （1）方案一：利用74125的三态。 方法是控制计数电路的输入端CLK，使用两个三态门选择是把秒进位信号加入还是把调整的按键信号S1加入，S2用来控制调整和计数切换，由于两个三态门U32A和U31A的使能端有效电平刚好相反，S1接地时为调整功能，S1接VCC时为正常计数功能。 （2）方案二：利用74162的置数端（LOAD），置数调整。 模块SC7SC8内部如下图所示，用74126三态门控制ss端和4017的输出相连，高电平时有效，向74160置数。SR2是用来控制置数时小时数不超过24，分钟数不超过60.当置数达到所设上限时，SR2为高电平，给7490置零。 如上图，4017做顺序脉冲发生器，通过按键S10输出5个顺序脉冲，分别表示计数、调整时高位、调整时低位、调整分高位、调整分低位。用S11控制7490的输入时钟端，每次按下S11时，计数一次，并输出到74160的置数端，即调整74160的数字加1. 3.5整点报时电路模块设计 我制作的整点报时是从每个小时的59分50秒开始鸣响，直至整点。为了符合人们正常作息时间，每天的0点到6点不报闹。 首先，整点报时在7点到24点响，因此buzzer=高B（23、24点）+高A（10-19点）+低C（8、9点）+低D’CBA（7点）。小时部分的电路设计如下： 其次，从每小时59分50秒开始鸣响，分钟和秒的电路设计分别如下： 3.6秒表电路模块设计 秒表模块的设计思路与秒模块类似，但是功能有所不同（电路如下图）。本设计中，秒表能够进行如下功能：1.计数；2.暂停；3.清零；4.记录。S12是暂停键，每次按下就能触发74160保持住现在的数字。S13是清零键，每次按下能够使得74160清零。 3.6定时报闹电路模块设计 闹钟功能模块，是建立在时分调整模块基础上的。关键点在于使用同或门，对时和分的每一位进行比较。当设定的时间和此时时间一样时，同或门输出为1，蜂鸣器发出响声。此时数字钟还在继续计时