allegro模块复用.docVIP

复用流程： 将需要复用的原理图单独做一个工程，注意下面的工程项目名和单元模块名， PCB中的模块封装名命名方式为工程项目名_单元模块名(testboard_power.mdd) 如下图画好模块原理图后给各元器件加上相关PCB封装,加上port( place→port)， port当然就是跟其它电路连接的接口. 记住该模块所有与外部接线的地方都要这样处理，就像留出芯片的引脚一样用PORT连接，这里还要注意模块引进的电源也要这样表示 产生原理图的resume module. tools→annotate 勾选Generate Reuse module，点击OK，产生单元模块 产生网表， 在PCB中导入网表，做好布局 生成Module 框选全部器件，再单击，保存。 模块封装名命名方式为工程项目名_单元模块名(testboard_power.mdd) PCB需要设置模块库路径 手动放置模块 原理图中调用模块 原理图调用完模块后需要重排位号 最后生成网表。 做reuse时的几个注意事项： 1：当reuse模块已经放在电路中使用，重新修改reuse模块的port口后，在使用的原理中右击这个模块，选synchronize up，则实现修改的同步。 2：在reuse模块中，不能使用room属性，不然可能与使用reuse的电路图混淆。 3: reuse模块中不能使用全局变量，特别是电源和地，使用port口传递数据。 4: reuse模块内部修改后，只要port口没有变，则在使用它的原理图不用同步。 5: 做好的模块文件用在pcb中后，若需要修改这部分文件，在修改完成后，在原pcb中使用update symbol功能，选相应的moddle，之后更新就行了，注意生成mdd文件时，原点的选择，这然更新后一些线会错位。 6:当导入到allegro的模块出现dummy net的错误时，怎么办？ 出 错的可能原因是由于模块的orcad文件造成的，可能是对原始的orcad取一部分进行修改，这些元件带有原来文件的一些属性。将相关orcad文件的所 有元件和连线copy到一个新的页内，将当前页的内容删除，从刚才copy到新页的内容copy回来，这时看元件的属性时，没有黄色的部分，按正常步骤重 新生成mdd文件，在调用这个模块的orcad文件中，重新编一次元件编号，生成网表，问题解决。 7：当含有reuse的设计导入到allegro并布线完成，若重新修改原理图，比如换一个10pin的IDC插座到16pin，不能用annotate--allegro reuse命令，不然生成的网表会导入到allegro中会出错，不知是什么原因？ 答： 在原理图设计中，当使用reset to ?后，使用annotate--allegro reuse命令，将netlist导出到allegro后，不能再使用使用reset to ?，新增的元件使用increase功能，不要将所有的元件reset to ?，不然会出错。