EDA 七人表器设计.doc

EDA课程设计报告书 课题名称 七人表决器设计 姓 名 学 号 院、系、部 电气系 专 业 电气工程及其自动化 指导教师 2010年 7 月3日 设计任务及要求： 本设计就是利用EDA/SOPC-II+实验箱中的拨挡开关模块和LED模块来实现一个简单的七人表决器的功能。拨挡开关模块中的K1～K7表示七个人，当拨挡开关输入为‘1’时，表示对应的人投同意票，否则当拨挡开关输入为‘0’时，表示对应的人投反对票；LED模块中D1_1表示七人表决的结果，当同意数＞3人的时候，D1_1点亮表示一致同意，同时使用试验台的大板的数码管显示P表示通过，小板的数码管显示同意的人数，否则D1_1熄灭表示一致反对。 指导教师签名： 2010年 月 日 二、指导教师评语： 指导教师签名： 2010年 月 日 三、成绩 指导教师签名： 2010年 月 日 七人表决器设计 一目的Quartus II软件的使用。 2.熟悉七人表决器的工作原理 3.熟悉EDA开发的基本流程。二要求三电路及连线管脚分配： 实验符号 对应附录符号 管脚 K1 K1 PIN_74 K2 K2 PIN_73 K3 K3 PIN_38 K4 K4 PIN_39 K5 K5 PIN_44 K6 K6 PIN_45 K7 K7 PIN_46 A A 62 B B 61 C C 60 D D 59 E E 58 F F 57 G G 56 m_Result D1_1 PIN_215 四说明五 六、程序设计如下： library ieee; use ieee.std_logic_1164.all; USE IEEE.STD_LOGIC_UNSIGNED.ALL; entity biao is port reset : in std_logic ; xin: in std_logic_vector 6 downto 0 ; sel: out std_logic; xout : out std_logic_vector 6 downto 0 ; xout1 : out std_logic_vector 6 downto 0 ; end entity ; architecture bev of biao is begin process xin variable j: integer : 0; begin j: 0; for i in 0 to 6 loop if xin i 1 then j: j+1; end if; end loop; case j is when 0 xout1 1000000 ; when 1 xout1 1111001 ; when 2 xout1 0100100 ; when 3 xout1 0110000 ; when 4 xout1 0011001 ; when 5 xout1 0010010 ; when 6 xout1 0000010 ; when 7 xout1 1111000 ; when others null; end case; if j 3 then xout 1110011; sel 1; else xout 1111001; sel 0; end if; end process; end architecture bev; 七、设计总结： 通过这段时间的EDA课程设计，我更加熟练的掌握了EDA开发的基本流程，熟练的使用Quartus II软件进行编程，在大家的努力之下，我们完成了七人表决器的相关设计，在此我要感谢我的组员和在EDA设计中给于我们很多帮助的老师们。同时，我发现了自己的编程思路还不是很清晰，需要在以后的学习中加强锻炼。 八、参考文献： [1] 延明，张亦化.数字电路EDA技术入门.北京:邮电大学出版社，2006 [2] 徐惠民，安德宁.数字逻辑设计与VHDL描述.北京:机械工程出版社，2002 [3]潘松 ，王国栋.VHDL实用教程.成都:电子科技大学出版社，2001 urban area 2.5.2 Yibin city in Yibin city, according to resource and environment characteristics Urban population and urban spatial distribution, spatial distribution of industries, major infrastructure Corridor layout, combined with the