课程名称(中文) VLSI计算机辅助设计实习.doc

課程名稱： 中文 VLSI計算機輔助設計課程名稱： 英文 Computer?aided?design?of?VLSI 開課單位 課程代碼 授課教師：林穎宏 學分數 4 必 / 選修 必修 開課年級 先修科目或先備能力：邏輯設計、程式語言 不一定必須,但具備程式設計基礎於學習VHDL時較易理解 課程概述與目標：本課程之目標為教導同學如何使用硬體描述語言以設計、建模 modeling 、模擬一數位系統，並合成 synthesis 於現場可程式閘陣列 FPGA ，修完本課程後，同學將具備以下能力1.?使用現代計算機輔助設計工具於數位系統之設計，其中包括 a ?使用VHDL於數位系統之建模與所設計系統之模擬。 b ?設計之系統合成於FPGA並模擬。 c ?階層化 hierarchical 、可重複使用方式的數位系統設計。2.設計所需要的數位系統或元件，其中包括 a ?根據描述之功能需求，使用VHDL?設計所需的組合邏輯電路。 b ?根據描述之功能需求，使用VHDL?設計所需的循序邏輯電路。 d ?根據描述之功能需求，整合所設計的元件以完成一大型且複雜的數位系統。 教科書 教科書:2 座机电话号码 參考書:? 專業構成要素 通識 ％ 基礎科學 ％ 數學 ％ 工程科學 ％ 包含設計實作 其他 其他說明 授課內容所佔比例 0％ ％ 0％ ％ 無 0％ 課程大綱 分配時數 備註 與系教育目標關聯性 與學生核心能力關聯性 單元主題 內容綱要 講授 示範 習作 其他 [1] [2] [3] 1. 2. 3. 4. 5. 6. 7. 8. 9. 1. FPGA之架構、邏輯實現方式與設計流程。 2. EDA軟體工具介紹與使用。 3.了解VHDL碼撰寫之基本架構與基本語法。 6 2 0 0 Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Digital ogic review 1.基本邏輯回顧。 2.組合與序向邏輯之基本建構單元。 3. Algorithmic State Machine ASM 介紹。 4 0 0 0 Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Describing ombinational logic using dataflow VHDL 1. VHDL之方式建模的語法及使用。 0 0 0 Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Behavioral VHDL oding, Structural VHDL coding, Simple testbench 1. VHDL之結構化方式建模的語法及使用。 2. VHDL之行為方式建模的語法及使用。 3. 簡易測試平台介紹。 7 1 0 0 Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Behavioral VHDL oding for synthesis , Finite State Machines and ASMs. 1. FSM與ASM之可合成VHDL建模。 2. 設計範例:-bit-count-Sort Operation 8 2 0 0 Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ ata type,Subprogram: functions and procedures,Package. 1.進階VHDL 之資料型態介紹。. 2.VHDL副程式與package之撰寫方式。 6 0 0 0 Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Testbenches 6 0 0 0 Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ 教學要點概述 教學策略與方法： 1.教材編選: 教科書補充教材2.教學方法: 課堂上使用投影片講授、工具軟體實地操作 3.教學資源: 投影機與notebook 4.教學相關配合事項: Office?hour:? 達成本課程學生核心能力之評量方式： 自行研發的量表：平時作業 20% ,?期中考 35% ,期末考 35% 行為觀察：出席與課堂參與 10%