计算机组成原理验二.doc

北京科技大学 计算机与通信工程学院 实 验 报 告 实验名称： 基本运算器实验 李奥林 专 业： 计算机科学与技 班 级： 计1303 学 号： 座机电话号码 指导教师： 张磊 实验成绩： 实验地点： 机电信息楼 实验时间： 2015 ?年? 5?月?21?日 一、实验目的与实验要求 1、实验目的 实验一 实验二 1）使用Verilog HDL程序设计语言写出逻辑运算器代码； 2）在Quartus II软件中编译代码并进行波形仿真 实验一 态门与数据总线相连。 4）数据显示灯已与数据总线相连，用来显示数据总线上的内容。 实验二 1）使用Verilog写出并调试逻辑运算器代码，使得至少实现八种不同功能 的逻辑与运算功能； 2）在Quartus II软件中并进按要求进行波形仿真 码表示，但是A、B、F均为十六进制。现令A 65，B A7，通过改 变S0S1,S2,S3的输入得到对应的FzFc、F的值实现其对应的功 能并在波形 （1）、使用实验室提供的实验箱 （2）、使用机房电脑的Quartus II软件 实验1按实验要求接好导线然后输入分别B分别改变S0,S1,S2,S3的输入从Fz、Fc、F的值并在表格中做好相应记录 实验2代码Fz、Fc、F的值 实验1 第一步明白运算器内部原理图算术逻辑单元 ALU 是专门执行算术和逻辑运算的数字电路 （2）、按实验要求接好导线 （3）、然后输入分别B分别改变S0,S1,S2,S3的输入从 有具体过程如下A 置数。 1 拨动 CON 单元的 SD27~SD20 数据开关，形成二进制数或其它数值），数据显示亮为“ 1”，灭为“ 0”。 2 置 LDA 1， LDB 0，按动时序单元的 TS 按钮，产生一个 T2 上升沿时钟脉冲，则将二进制数置入暂存器 A 中，暂存器 A 的值通过 ALU 单元的 A7~A0 八位 LED 灯显示。用输入开关向暂存器 B 置数。 1 拨动 CON 单元的 SD27~SD20 数据开关，形成二进制数（或其它数值）。 2 置 LDA 0， LDB 1，按动时序单元的 TS 按钮，产生一个 T2 上升沿时钟脉冲，则将二进制数置入暂存器 B 中，暂存器 B 的值通过 ALU 单元的 B7~B0 八位 LED 灯显示。改变运算器的功能设置，观察运算器的输出。置 ALU_B 0、 LDA 0、 LDB 0，然后按表 3.2 选择其中一行，分别置 S3、 S2、 S1、 S0 和Cn 的数值，并观察数据总线 LED 灯显示的结果。例如，置 S3、 S2、 S1、 S0 为 0010，则运算器作逻辑与运算，置 S3、 S2、 S1、S0为 1001，则运算器作加法运算。 下图为实验箱： （4）、在数据通路图观察信号传输过程。 （5）、分别观察得到的Fz、Fc、F的值并在表格中做好相应记录 见表格 2、实验2 实现8种逻辑算术运算功能的Verilog代码： module luojiyunsuan input [7:0]A, input [7:0]B, input [3:0]S, output reg [7:0]F, output reg [8:0]F, output reg FC, output reg FZ ; always@ A or B or S begin case S 4b0000:begin F A;FC F 8 ;if F 0 Fz 1;else Fz 0;end //F A 4b0001:begin F B; FC F 8 ;if F 0 Fz 1;else Fz 0;end // F B 4b0010:begin F A*B;FC F 8 ;if F 0 Fz 1;else Fz 0;end // F A and B 4b0011:begin F A+B; FC F 8 ;if F 0 Fz 1;else Fz 0;end // F A or B 4b0100:begin F ~A; FC 0;if F 0 Fz 1;else Fz 0;end // F ~A 4b1001:begin F A+B; F 8 ;if F 0 Fz 1;else Fz 0;end // F A+B 4b1100:begin F A-1; FC F 8 ;if F 0 Fz 1;else Fz 0;end // F A-1 4b1011:begin F A-B; FC F 8 ;i