整理的EDA.doc

选择题： 基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是：_________ D A．①②③④ B.②①④③ C．④③②① D．②④③① 下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：__________B 原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计 原理图输入设计方法一般是一种自底向上的设计方法 原理图输入设计方法无法对电路进行功能描述 原理图输入设计方法不适合进行层次化设计 在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：_______D PROCESS为一无限循环语句 敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动 当前进程中声明的变量不可用于其他进程 进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成 不完整的IF语句，其综合结果可实现________。A A. 时序逻辑电路 B. 组合逻辑电路 C. 双向电路 D. 三态控制电路 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化_________。B ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法 A. ①③⑤ B. ②③④ C. ②⑤⑥ D. ①④⑥ 下列标识符中，__________是不合法的标识符。B A. State0 B. 9moon C. Not_Ack_0 D. signall 以字母开头 下列4个VHDL标识符中正确的是：______D A．10#128# B．16#E#E1 C．74HC124 X_16 下列语句中，不属于并行语句的是：_______B 进程语句 CASE语句 元件例化语句 WHEN…ELSE…语句 在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。DA. idata = ;B. idata = b”0000_1111”;C. idata = X”AB”;D. idata = B”21”; 在VHDL语言中，下列对时钟边沿检测描述中，错误的是__D___。A. if clk’event and clk = ‘1’ thenB. if falling_edge(clk) then C. if clk’event and clk = ‘0’ thenD.if clk’stable and not clk = ‘1’ then 请指出Altera Cyclone系列中的EP1C6Q240C8这个器件是属于__C___ A. ROM B. CPLD C. FPGA D.GAL 大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是：___D__ A. CPLD是基于查找表结构的可编程逻辑器件 乘积项结构： B. CPLD即是现场可编程逻辑器件的英文简称 复杂可编程逻辑器件 C. 早期的CPLD是从FPGA的结构扩展而来 D. 在Xilinx公司生产的器件中，XC9500系列属CPLD结构 大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。 FPGA是基于乘积项结构的可编程逻辑器件；LUT结构 FPGA是全称为复杂可编程逻辑器件；现场可编程门阵列 基于SRAM的FPGA器件，在每次上电后必须进行一次配置； 在Altera公司生产的器件中，MAX7000系列属FPGA结构。 下列是EDA技术应用时涉及的步骤：A. 原理图/HDL文本输入; B. 适配; C. 时序仿真; D. 编程下载; E. 硬件测试; F. 综合 请选择合适的项构成基于EDA软件的FPGA / CPLD设计流程： A → ___F___ → ___B__ → ____C___ → D → ___E____ PLD的可编程主要基于A. LUT结构 或者 B. 乘积项结构：请指出下列两种可编程逻辑基于的可编程结构： FPGA 基于 ____A_____ CPLD 基于 ____B_____ 在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。 对于A. FPGA B. CPLD 两类器件： 一位热码 状态机编码方式 适合于 ____A____ 器件； 顺序编码 状态机编码方式 适合于 ____B____ 器件； 下列优化方法中那两种是速度优化方法：____B__、__D__ A