汽车尾灯控制Verilog语言.doc

郑州科技学院 EDA（电子设计自动化） 设计报告 题 目 汽车尾灯控制设计 学生姓名 专业班级 09 电 科 一 班 学 号 200931021 所 在 系 电气工程学院 任课教师 完成时间 2012年12月25日 目 录 1．设计的基本要求 1 2．系统组成及原理图 1 3．各组成模块原理及程序 2 3.1时钟分频模块 2 3.2 汽车尾灯主控模块 3 3.3左边灯控制模块 4 3.4右边灯控制模块 5 4．仿真分析 6 4.1分频模块仿真及分析 6 4.2汽车尾灯主控模块仿真及分析 6 4.3左边灯控制模块仿真及分析 7 4.4右边灯控制模块仿真及分析 8 4.5整个系统仿真及分析 8 5．心得体会 9 汽车尾灯控制器设计 1．设计的基本要求 设汽车尾部左右两侧各有3盏指示灯（转弯灯、刹车灯、雾灯），根据现代交通规则，汽车尾灯控制器应满足以下基本要求 1.汽车正常行驶时指示灯都不亮。 2.汽车转弯时，对应侧的转弯灯亮。 3.汽车刹车时，两侧的刹车灯亮。 4.汽车在夜间或大雾天行驶时，两侧雾灯一直亮 2．系统组成及原理图 汽车尾灯控制器就是一个状态机的实例。当汽车正常行驶时所有指示灯都不亮；当汽车向右转弯时，汽车右侧的指示灯RD1亮；当汽车向左侧转弯时，汽车左侧的指示灯LD1亮；当汽车刹车时，汽车右侧的指示灯RD2和汽车左侧的指示灯LD2同时亮；当汽车在夜间行驶时，汽车右侧的指示灯RD3和汽车左侧的指示灯LD3同时一直亮。通过设置系统的输入信号：系统时钟信号CLK，汽车左转弯控制信号LEFT，汽车右转弯控制信号RIGHT，刹车信号BRAKE，夜间行驶信号NIGHT和系统的输出信号：汽车左侧3盏指RD1、RD2、RD3实现以上功能。系统的整体组装设计原理如图1所示。 图1 系统的整体组装设计原理 3．各组成模块原理及程序 汽车尾灯控制器有4个模块组成，分别为：时钟分频模块、汽车尾灯主控模块，左边灯控制模块和右边灯控制模块，以下介绍各模块的详细设计。 3.1时钟分频模块 整个时钟分频模块的工作框图如图3.1所示。 图3//分频模块 always@(posedge clock) begin if(a_temp==9999) begin f1=~f1; a_temp=0; end else a_temp=a_temp+1; end always@(posedge clock)// 1hz begin if(b_temp==9999999) begin f2=~f2; b_temp=0; end else b_temp=b_temp+1; end always@(posedge f2) begin if(temp02) temp0=temp0+1; else temp0=0; end always@(posedge f2) begin i=~i; end 3.2 汽车尾灯主控模块 汽车尾灯主控模块工作框图如图3.2所示。 . 图3Verilog程序来实现，下面是其中的一段Verilog代码： module light(clock,turnl,turnr,ordinary,brake,lightr,lightl); input clock,turnl,turnr,ordinary,brake; output lightr,lightl; reg[2:0] lightr; reg[2:0] lightl; integer temp0; integer a_temp; integer b_temp; reg f1,f2,i; 3.3左边灯控制模块 左边灯控制模块的工作框图如图3.4所示。 图3图Verilog程序来实现，下面是其中的一段Verilog代码： always@(posedge f1) begin if(turnl==1turnr==0) begin case(temp0) 0:begin lightl=3b100;lightr=3b000;end 1:begin lightl=3b010;lightr=3b000;end 2:begin lightl=3b001;lightr=3b000;end endcase end else if(brake==1) begin case(i