微机原理与接口术模拟题1.doc

一、单项选择（在备选答案中选出一个正确答案，并将其号码填在题干后的括号内。每题2分，共30分） 1 .某微机最大可寻址的内存空间为16MB，其CPU地址总线至少应有条。A. 32 B. 16 C. 20 D. 24 2 .用8088CPU组成的PC机数据线是（ C ）。A. 8条单向线 B. 16条单向线 C. 8条双向线 D. 16条双向线 3 .微处理器系统采用存储器映像方式编址时存储单元与I/O端口是通过来区分的。A. 不同的地址编码 B. 不同的读控制逻辑C. 不同的写控制逻辑D. 专用I/O指令要禁止8259A的IR0的中断请求，则其中断屏蔽操作指令字OCW1应为A. 80H B. 28H C. E8H D. 01H 5 .在8086环境下，对单片方式使用的8259A进行初始化时，必须放置的初始化命令字为A. ICW1,ICW2,ICW3 B. ICW1,ICW2,ICW4 C. ICW1,ICW3,ICW4 D. ICW2,ICW3,ICW4 6 .6166为2Kx8位的SRAM芯片，它的地址线条数为A. 11 B. 12 C. 13 D. 14 7 .在计算机系统中，可用于传送中断请求和中断相应信号的是A. 地址总线B. 数据总线C. 控制总线D. 都不对在进入DMA工作方式之前，DMA控制器当作CPU总线上的一个A. I/O设备B. I/O接口C. 主处理器D. 逻辑高在8086宏汇编过程中不产生指令码，只用来指示汇编程序如何汇编的指令是A. 汇编指令B. 宏指令C. 机器指令 D. 伪指令A. 00000H～003FFH B. 00000H～000FFH C. 00000H～00100H D. FFF00H～FFFFFH 12 .实现CPU与8259A之间信息交换是（ D ）。 A. 数据总线缓冲器 B. 级联缓冲/比较器 C. 读写控制电路 D. 数据总线缓冲器与读写控制电路 13 .Intel 8253的最大输入时钟频率是（ B ）。 A. 5MHz B. 2MHz C. 1MHz D. 4MHz 　　14 .完成两数相加后是否溢出的运算，用（ C ）标志位判别。 A. ZF B. IF C. OF 　　D. SF 15 .8255A的方式选择控制字应写入A. A口B. B口C. C口D. 控制口把答案填写在题中横线上__分时复用__方式轮流使用的。 2 . CPU中的总线接口部件BIU，根据执行部件EU的要 求，完成___CPU______与 ____存储器___或__I/O设备____的数据传送。 3 . 8086中的BIU由____4____个__16_____位段寄存器、一个___16____ 位指令指针、_6____字节指令队列、__20____位地址加法器和控制电路组成。 4 . 8086/8088构成的微机中，每个主存单元对应两种地址：_段地址__和___偏移地址___。 5 . 对于8259A的中断请求寄存器IRR，当某一个IRi端呈现__1___时，则表示该端有中断请求。 6 . 若8259AICW2的初始值为40H，则在中断响应周期数据总线上出现的与IR5对应的中断类型码为_______。 7 . 在存储器的层次结构中,越远离CPU的存储器，其存取速度______，存储容量________，价格______。 8 . 存储器的存取速度可用______和_______两个时间参数来衡量，其中后者比前者大中断返回指令IRET总是排在_____。 10 .若8255A的系统基地址为2F9H，且各端口都是奇地址，则8255A的三个端口地址 为___2FAH,2FCH,2FEH___。 三、综合题（第1、3题各10分，第2、4题各15分，共50分） 1 .存储器系统连接如下图，请分别写出图中第一组（1#、2#）、第二组（3#、4#）的地址分配范围。（写出具体步骤） 1. A19 A18 A17 A16 A15 A14 A13 A12 – A0 0 …… 0 第一组范围： 0 0 1 1 1 1 0 1 …… 1 2分 即为：3C000H—3EFFFH 3分 A19 A18 A17 A16 A15 A14 A13 A12 – A0