- 1、本文档共3页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验三-8线3线优先编码器
姓名 学号 实验日期 成绩 XXX XXXXXXX 年 月 日
实验三 基本组合逻辑电路的PLD实现(2)
实验名称:利用原理图输入法与VerilogHDL输入法设计一个8线-3线优先编码器
实验目的:
熟悉用可编程器件实现基本组合逻辑电路的方法。
进一步熟悉MAX+plus II软件的使用方法,熟悉原理图输入法和VerilogHDL输入法,进一步熟悉如何编译,器件选择,管脚分配和仿真。
预习要求:
回顾数字电路中关于优先编码器的相关知识。
实验说明:
用MAX+plus II软件开发PLD器件有两种设计输入方式:原理图输入和HDL语言输入方式,或者将两者结合起来,一部分电路采用原理图,另一部分采用HDL语言。
优先编码器的功能是允许同时在几个输入端有输入信号,编码器按照输入信号的优先等级对同时输入的多路信号中优先级最高的一路进行编码。
8线-3线优先编码器的真值表如下图所示:
实验内容与步骤:
新建一个属于自己的工程目录。
新建一张电路图文档,调用8线-3线优先编码器芯片74148(注意其均是低电平有效),完成设计。
对电路图进行编译,仿真。
用VerilogHDL语言方式编写一个8线-3线优先编码器。
完成编译,管脚分配,并对模块进行仿真。
实验报告要求:
将自己绘制的电路图或者编写的VerilogHDL代码,截图或者复制到实验报告中。
将代码关键位置写上相应注释(可用中文)。
对仿真波形截图,贴到实验报告中。
实验图表与数据:
1. 8线-3线优先编码器电路图:
2. 8线-3线优先编码器电路仿真波形:
3 .8线-3线优先编码器Verilog代码:
4. 8线-3线优先编码器Verilog代码仿真波形:
物电学院 《可编程逻辑设计》实验报告单
3
文档评论(0)