毕业论文--4bits超前加法进位器的全定制设计微电子卓越班数字集成电路课程设计报告.docVIP

数字集成电路课程设计 题 目：4 bits超前加法进位器的全定制设计 姓 名： 席高照 学 号： 111000833 学 院： 物理与信息工程学院 专 业： 微电子（卓越班） 年 级： 2010级 指导教师： 陈群超 （签名） 2013 年 6 月 3 日 目 录 第1章 概 述 1 1.1 课程设计目的 1 1.2 课程设计的主要内容 1 1.2.1 设计题目 1 1.2.2 设计内容 1 第2章 功能分析及逻辑分析 2 2.1 功能分析 2 2.2推荐工作条件 3 2.3电性能 3 2.4真值表 6 2.5表达式 6 2.6电路图 7 第3章 电路设计与器件参数设计 8 3.1性能指标： 8 3.2模块划分 8 3.2.1输出级电路设计 8 3.2.2内部反相器 9 3.2.3内部电路等效 9 3.2.4输入级电路 10 3.2.5输出缓冲级电路 10 3.2.6输入、输出保护电路 10 3.3本章小结 11 第4章 电路模拟与仿真 12 4.1电路搭建 12 4.1.1建立新库 12 4.1.2建立schematic view 13 4.1.3建立symbol 14 4.1.4建立总体电路schematic view 14 4.1.5建立总体symbol 15 4.1.6测试电路 16 4.2功能仿真 16 4.3功耗仿真 18 4.4仿真结果分析 18 4.5本章小结 18 第5章 版图设计 19 5.1原理 19 5.2反相器版图 19 5.3输入级 20 5.4输出级 20 5.5输出缓冲 20 5.6异或门 21 5.7或非门 23 5.8与非门 24 5.9整体版图 25 5.10本章小结 25 心 得 26 参考文献 27 附 录 28 附录1 74LS283中文资料 28第1章 概 述 1.1 课程设计目的 综合应用已掌握的知识 熟悉集成电路设计流程 熟悉集成电路设计主流工具 强化学生的实际动手能力 培养学生的工程意识和系统观念 培养学生的团队协作能力 1.2 课程设计的主要内容 1.2.1 设计题目 4bits超前进位加法器全定制设计 　　　　　　　　　 　 1.2.2 设计要求 Vdd=1.8V,VoH=4.6V,Vol=0.4V 可驱动10个LSTTL电路（相对于15pf电容负载） 1.2.3 设计内容 功能分析及逻辑分析 电路设计及器件参数设计 估算功耗与延时 电路模拟与仿真 版图设计 版图数据提交及考核，课程设计总结 第2章 功能分析及逻辑分析 2.1功能分析 74283为4为超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。其管脚图如下： 图2-1 74283芯片的引脚功能表： 引脚位 符号 名称及功能 4,1,13,10 和输出端 5，3,14,12 A1，A2，A3，A4 运算输入端 6，2,15,11 B1，B2，B3，B4 运算输入端 7 C0 进位输入端 9 C4 进位输出端 8 GND 接地（0V） 16 Vcc 正电压电源 表2-1 74283引脚功能 2.2 推荐工作条件 表2-2 SMIC 0.18工艺工作条件 2.3 电特性 表2-3-1 直流工作规格 Symbol Parameter Conditions Min Typ (Note 1) Max Units Input clamp voltage =Min =-18mA -1.5 V High Lever Output Voltage DM54 2.5 3.4 V DM74 2.7 3.4 Low Lever Output Voltage DM54 0.25 0.4 V DM74 0.35 0.4 DM74 0.25 0.4 Input current@Max input voltage A B 0.5 mA CO 0.1 High Lever Input Current A B 40 uA CO 20 Low Lever Input Current A B -0.8