毕业论文--基于fpga任意倍数分频器设计.docVIP

基于FPGA任意倍数分频器设计 目 录 1 绪论 1 1.1 课题分析 1 1.2 FPGA概述 2 1.3 VHDL语言和QUARTUS II简介 4 1.3.1 VHDL语言简介 4 1.3.2 QUARTUS II简介 6 2 分频基本原理 8 2.1 等占空比偶数分频方法 8 2.2等占空比的奇数分频方法 8 2.3 分数分频方法 9 2.4 小数分频方法 9 2.5 任意倍数分频器 10 3 任意倍数分频器设计 12 3.1 设计思想 12 3.2 顶层框图设计 13 3.3 顶层文件设计 13 3.4 模块设计 14 3.4.1 偶数分频模块的设计 14 3.4.2 奇数分频模块的设计 15 3.4.3 半整数模块设计 16 3.4.4 占空比可调的分频模块设计 17 3.4.5 小数分频模块设计 18 3.4.6 encoder_35模块的设计 19 3.4.7 led模块的设计 20 3.4.8 mux51模块的设计 21 结论 23 致谢 24 参考文献 25 附录A VHDL源程序 26 附录A1：偶数分频实现的程序 26 附录A2 奇数分频实现的程序 28 附录A3 半整数分频实现的程序 30 附录 A4 占空比可调的分频实现的程序 32 附录 A5 小数分频实现的程序 34 附录A6 encoder_35模块实现的程序 42 附录A7 led的实现程序 43 附录A8 mux51模块的实现程序 47 附录B顶层文件设计原理图 48 1 绪论 1.1 课题分析 随着电子技术的高速发展，以其高速、高可靠性、串并行工作方式等突出优点在电子设计中广泛应用，代表着未来EDA设计的方向。的设计采用了高级语言如VHDL语言，进一步打破了之间的界限，。采用先进的取代传统的标准集成电路、接口电路电子技术发展的必然趋势。分频器是数字系统设计中的基本电路，。本文利用VHDL硬件描述语言，通过Quartus开发平台—3.3 1.2 FPGA概述 FPGA(Field?Programmable?Gate?Array)现场可编程逻辑门阵列，它是在PAL（Programmable Array Logic）generic array logic)、CPLD(Complex Programmable Logic Device)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(Application Specific Integrated Circuit)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级时，不需额外地改变PCB?电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本 以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，但是功耗较低。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理和DSP）的硬核（ASIC型）模块FPGA芯片主要由6部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM