良好接地原则.docx

良好接地指导原则作者:/library/analogDialogue/china/archives/46-06/staying_well_grounded.htmlHank Zumbahlen接地无疑是系统设计中最为棘手的问题之一。尽管它的概念相对比较简单，实施起来却很复杂，遗憾的是，它没有一个简明扼要可以用详细步骤描述的方法来保证取得良好效果，但如果在某些细节上处理不当，可能会导致令人头痛的问题。对于线性系统而言，“地”是信号的基准点。遗憾的是，在单极性电源系统中，它还成为电源电流的回路。接地策略应用不当，可能严重损害高精度线性系统的性能。对于所有模拟设计而言，接地都是一个不容忽视的问题，而在基于PCB的电路中，适当实施接地也具有同等重要的意义。幸运的是，某些高质量接地原理，特别是接地层的使用，对于PCB环境是固有不变的。由于这一因素是基于PCB的模拟设计的显著优势之一，我们将在本文中对其进行重点讨论。我们必须对接地的其他一些方面进行管理，包括控制可能导致性能降低的杂散接地和信号返回电压。这些电压可能是由于外部信号耦合、公共电流导致的，或者只是由于接地导线中的过度IR压降导致的。适当地布线、布线的尺寸，以及差分信号处理和接地隔离技术，使得我们能够控制此类寄生电压。我们将要讨论的一个重要主题是适用于模拟/数字混合信号环境的接地技术。事实上，高质量接地这个问题可以—也必然—影响到混合信号PCB设计的整个布局原则。目前的信号处理系统一般需要混合信号器件，例如模数转换器(ADC)、数模转换器(DAC)和快速数字信号处理器(DSP)。由于需要处理宽动态范围的模拟信号，因此必须使用高性能ADC和DAC。在恶劣的数字环境内，能否保持宽动态范围和低噪声与采用良好的高速电路设计技术密切相关，包括适当的信号布线、去耦和接地。过去，一般认为“高精度、低速”电路与所谓的“高速”电路有所不同。对于ADC和DAC，采样（或更新）频率一般用作区分速度标准。不过，以下两个示例显示，实际操作中，目前大多数信号处理IC真正实现了“高速”，因此必须作为此类器件来对待，才能保持高性能。DSP、ADC和DAC均是如此。所有适合信号处理应用的采样ADC（内置采样保持电路的ADC）均采用具有快速上升和下降时间（一般为数纳秒）的高速时钟工作，即使呑吐量看似较低也必须视为高速器件。例如，中速12位逐次逼近型(SAR) ADC可采用10 MHz内部时钟工作，而采样速率仅为500 kSPS。Σ-Δ型ADC具有高过采样比，因此还需要高速时钟。即使是高分辨率的所谓“低频”工业测量ADC（例如AD77xx-系列）吞吐速率达到10 Hz至7.5 kHz，也采用5 MHz或更高时钟频率工作，并且提供高达24位的分辨率。更复杂的是，混合信号IC具有模拟和数字两种端口，因此如何使用适当的接地技术就显示更加错综复杂。此外，某些混合信号IC具有相对较低的数字电流，而另一些具有高数字电流。很多情况下，这两种类型的IC需要不同的处理，以实现最佳接地。数字和模拟设计工程师倾向于从不同角度考察混合信号器件，本文旨在说明适用于大多数混合信号器件的一般接地原则，而不必了解内部电路的具体细节。通过以上内容，显然接地问题没有一本快速手册。遗憾的是，我们并不能提供可以保证接地成功的技术列表。我们只能说忽视一些事情，可能会导致一些问题。在某一个频率范围内行之有效的方法，在另一个频率范围内可能行不通。另外还有一些相互冲突的要求。处理接地问题的关键在于理解电流的流动方式。星型接地“星型”接地的理论基础是电路中总有一个点是所有电压的参考点，称为“星型接地”点。我们可以通过一个形象的比喻更好地加以理解—多条导线从一个共同接地点呈辐射状扩展，类似一颗星。星型点并不一定在外表上类似一颗星—它可能是接地层上的一个点—但星型接地系统上的一个关键特性是：所有电压都是相对于接地网上的某个特定点测量的，而不是相对于一个不确定的“地”（无论我们在何处放置探头）。虽然在理论上非常合理，但星型接地原理却很难在实际中实施。举例来说，如果系统采用星型接地设计，而且绘制的所有信号路径都能使信号间的干扰最小并可尽量避免高阻抗信号或接地路径的影响，实施问题便随之而来。在电路图中加入电源时，电源就会增加不良的接地路径，或者流入现有接地路径的电源电流相当大和/或具有高噪声，从而破坏信号传输。为电路的不同部分单独提供电源（因而具有单独的接地回路）通常可以避免这个问题。例如，在混合信号应用中，通常要将模拟电源和数字电源分开，同时将在星型点处相连的模拟地和数字地分开。单独的模拟地和数字地事实上，数字电路具有噪声。饱和逻辑（例如TTL和CMOS）在开关过程中会短暂地从电源吸入大电流。但由于逻辑级的抗扰度可达数百毫伏以上，因而通常对电源去耦的要求不高。相反，模拟电路