EDA课程设计（VHDL语言数字秒表的设计）毕业设计(论文）word格式.doc

摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。本次课程设计就是利用VHDL语言结合硬件电路来实现数字秒表的功能，数字秒表有4个模块构成，分别为分频电路模块，去抖电路模块，时间计数电路模块，显示模块。用VHDL语言编程来实现各个模块的功能，再用原件例化的方法实现各模块之间的连接，从而实现整个数字秒表电路的功能。 关键词：EDA,VHDL,数字秒表 Abstract The technology of EDA as a new technology in electronic engineering has greatly improved the efficiency and reliability of electronic system design. The course design is the use of VHDL language combination of hardware circuitry to achieve digital stopwatch function. Digital Stopwatch is made up of four modules, such as: sub-frequency circuit module, debounce circuit module, counting circuit module and display module. I used VHDL language programming to achieve the functions of each module and connected each module with the method of original cases to realize the entire digital stopwatch function. Keywords: EDA,VHDL, digital stopwatch 1绪论 EDA是20实际90年代初以来迅速发展起来的现代电子工程领域的一门新技术。它以可编程逻辑器件（PLD）为载体，以计算机为工作平台，以EDA工作软件为工作环境，以硬件描述语言（HDL）作为电子系统功能描述方式，以电子系统设计为应用方向的电子产品自动化设计过程。 在当今以数字化和网络化为特征的信息技术革命大潮中，电子技术得到了飞速发展，现代电子产品渗透到了社会的各个领域。现代电子产品的性能进一步提高，功能越来越复杂，集成化智能化程度越来越高，更新换代的节奏越来越快，开发风险越来越大，而且向着功能多样化，体积小型化，功耗最低化的趋势发展。所有这些都给电子系统的设计带来了前所未有的压力，唯一的出路是熟练掌握EDA技术，并获得其有力支持。EDA技术的出现，极大的提高了电子系统设计的效率和可靠性，减轻了设计者的劳动强度，EDA是电子产品开发研制的动力源和加速器，是现代电子技术的核心。随着基于PLD的EDA技术的发展和应用领域的扩大和深入，它在电子信息，通信工程，自动控制及计算机应用等领域的重要性日益突出。 随着电子技术与计算机技术的发展，熟练掌握和应用EDA技术已成为电子类及相关专业学生不可或缺的一项技能，因此本次课程设计突出应用性，以加强学生的工程实践能力和工程设计能力。 2 数字秒表的设计 2.1 系统设计要求 （1）计时精度应大于1/100s，计时器能显示1/100s的时间，提供给计数器内部定时的时钟频率应大于100HZ，这里选用1KHZ。 （2）计数器最大计数时间为1小时，为此需要6位的显示器，现实的最长时间为59分59.99秒。 （3）设置有复位和起/停开关，复位开关用来使计数器清零，做好计时准备，起停开关的用法和机械开关相同，即按一下，启动计时器开始计时，再按一下计时器停止。 2.2 系统设计方案 根据系统设计要求，系统的组成框图如图1所示： 图1 数字秒表系统组成框图 由上图可知：此系统主要由分频电路，去抖电路，计时电路，显示电路四部分组成。 3 数字秒表单元模块设计 3.1 分频电路 在整个系统中需要2个不同的频率，实验室提供的频率不满足要求，所以要进行分频，以得到所需频率。在该模块中分频电路的输入为20MHZ的脉冲，输出为q1=1KHZ,q2=200HZ。该模块电路图如图2所示： 图2 分