数字逻辑与逻辑设计模卷及答案.doc

《数字电路与逻辑设计》模拟卷 （考试时间 120分钟） 姓名 学号 班级 总 分 题号 一 二 三 四 五 六 核分人 题分 20 10 10 10 28 22 复查人 得分 得 分 一．填空题（每空2分，共20分） 1．(A2.C)16=( )10 2．(110001000001)2421码=( )10 3．已知[X]反=1.1010，那么[X]真值=（ ）。 4．，其最简与或式 （ ）。 5．分析右图所示电路的逻辑关系， 写出相应的逻辑表达式F 为（ ）。 6．设计一个158进制的计数器， 最少需要（ ）个触发器。 7．当用D触发器实现T’触发器功能时，则D端应接（ ）端。 8．模为2n的扭环形计数器，其无用状态数为（ ）。 9．如下图所示逻辑部件，其中各方框中采用模N的计数器作N次分频器，则Z输出的频率是（ ）。 10．时序逻辑电路使用时钟脉冲CP上升沿更新状态的边沿触发器，已知CP及输入X的波形如下图所示，则X的取值（从左向右）是（ ）。 得 分 二．单项选择题（每小题1分，共10分） 1．与二进制0101等值的余3码是（ ）。 （1）1010 （2）1000 （3）0001 （4）0011 2．二进制数011001的典型格雷码是（ ）。 （1）011011 （2）101101 （3）010111 （4）010101 3．表达式F=AB可用来表示（ ）。 （1）AB （2）AB （3）AB （4）AB 4．如将TTL“与非”门仅作为“非”门使用，则多余输入端应做（ ）处理。 （1）全部挂高 （2）其中一个接地 （3）全部接地 （4）部分接地 5．标准与或式是由（ ）构成的逻辑表达式。 （1）与项相或 （2）最小项相或 （3）最大项相与 （4）或项相与 6． 如图所示由两个”与非”门构成的基本触发器,欲使该触发器保持现态，则该触发器输入信号应为( )。 （1）S=R=0 （2）S=R=1 （3）S=1 R=0 （4）S=0 R=1 7．n位二进制译码器与门阵列中，共有（ ）个二极管。 （1）n2 （2）n×2n （3）2n （4）n 8．下图所示是（ ）触发器的状态图。 RS （2） D （3） T （4）JK 9．用（ ）电路构成模8计数器的逻辑电路最简。 （1）异步计数器 （2）同步计数器 （3）环行计数器 （4）扭环行计数器 10．PLA逻辑结构中，包含“与”阵列，它是一个（ ）阵列。 （1）部分编码 （2）全编码 （3）部分译码 （4）全译码 得 分 三．多项选择题（每小题2分，共10分） 1．设A、B、C、D是四位二进制码，若电路采用奇检验，则校验位Q的逻辑表达式是（ ）。 （1）A⊕B⊕C⊕D⊕1 （2）A⊕B⊕C⊕D⊕0 （3）A⊙B⊙C⊙D⊙0 （4）A⊙B⊙C⊙D⊙1 2．下列逻辑电路中，不属于组合逻辑电路的是（ ）。 序列信号检测器 （2）全加器 （3）译码器 （4）数据选择器 （5）数据锁存器 3．n个变量构成的最小项mi和最大项Mi之间，满足关系（ ）。 （1）mi＝Mi （2）mi＝Mi （3）mi＋Mi＝1 （4）miMi＝1 （5）miMi＝0 4．下列触发器中，能