数字逻辑实验报告：计器及其应用.doc

安徽师范大学 学院实验报告 专业名称 软件工程 实 验 室 实验课程 数字逻辑 实验名称 计数器及其应用 姓 名 学 号 同组人员 实验日期 2013.6.3 注：实验报告应包含（实验目的，实验原理，主要仪器设备和材料，实验过程和步骤，实验原始数据记录和处理，实验结果和分析，成绩评定）等七项内容。具体内容可根据专业特点和实验性质略作调整，页面不够可附页。 实验目的 1、熟悉集成计数器的功能。 2、 掌握使用同步清零法与置数法组建十二进制计数器的方法。 3、掌握任意进制计数器的设计方法。 二、实验要求 1、测试计数器74LS161的功能 2、用74LS161和逻辑门实现一个十二进制加法计数器 3、用两片74LS161构成二十四进制加法计数器 三、主要仪器设备和材料 　1、芯片74LS161 2、芯片74LS00（与非门） 3、导线若干 附相关门电路引脚图： （1）74LS00二输入4与非门 （2）74LS161引脚 四、实验内容 74LS161是常用的四位二进制可预置的同步加法计数器。 1、十二进制计数器状态转换图 用74161采用预置端送0置数法构成十二进制计数器 十二进制计数器状态转换图 Q3Q2Q1Q0=1011 - Q3Q2Q1Q0=0000 - 3、试用74LS161同步置数法获得十二进制计数器 五、实验过程和步骤 1、测试计数器74LS161的功能 在实验箱上安装电路，74LS161的输出端Q3 ~ Q0接LED指示区插孔，74LS161的CP接单脉冲SP1（每按单脉冲按钮AN1，给出一个正脉冲），检查实验电路接线无误之后打开实验箱电源，测试计数器74LS161的功能。 2、实验电路接线 在实验箱上安装电路，检查实验电路接线无误之后打开实验箱电源，测试设计计数器的功能。 六、实验结果和分析 管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3 输 入 输 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 0 1 ↑ 0 Ф Ф d c b a d c b a 1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 1 1 Ф Ф Ф Ф 状态码加1 74LS161功能表 从74LS161功能表功能表中可以知道异步复位当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。 同步置数 当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。 计数器加1 只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。 进位输出端CO 74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。 合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。 折合成等级 指导教师签名： 时间： 年 月 日 0010 0001 0011 0111 0100 0101 1011 1010 1001 1000 0000 0110 74LS161异步清零 1 1 CP 2 Q 74LS161 P 3 D 2 D 1 D 0 D CP r C D L T 3 Q 1 Q 0 Q CC Q Q CC Q 0 Q 1 Q 3 T L D C r CP D 0 D 1 D 2 D 3 P 74LS161 Q 2 74LS11 同步置数 CP 1 1