大学毕业论文—基于vhdl的电子计时器的设计课程设计.doc

EDA技术及应用课程设计 题目： 基于VHDL的数字计时器 班级： 电气1202班 姓名： 李玉靖 学号： 20121131080 指导老师： 汪媛 （课程设计时间：2015年1月5日——2015年1月9日） 华中科技大学武昌分校 目录 1引言.....................................................1 1.1 EDA简介.......................................................................................1 1.2 VHDL简介....................................................................................2 1.3 VHDL的特点.............................................................................3 1.4 VHDL的设计结构.....................................................................4 1.5 VHDL的设计步骤........................................................................4 2设计主要内容.....................................5 3内部各功能模块.................................6 3.1六十进制计数模块........................................................................6 3.2二十四进制计数模块....................................................................8 3.3分频器模块..................................................................................10 3.4LED显示模块...............................................................................11 4顶层系统联调.....................................15 5结语.....................................................21 6参考文献.............................................22 7附录.....................................................23 1.引 言 随着科学技术的迅猛发展,电子工业界经历了巨大的飞跃。集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况,可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术体现在三个主要方面:一是可编程逻辑器件的芯片技术;二是适用于可逻辑编程器件的硬件编程技术,三是可编程逻辑器件设计的EDA开发工具,它主要用来进行可编程逻辑器件应用的具体实现。在本实验中采用了集成度较高的FPGA 可编程逻辑器件, 选用了VHDL硬件描述语言和MAX + p lusⅡ开发软件。VHDL硬件描述语言在电子设计自动化( EDA)中扮演着重要的角色。由于采用了具有多层次描述系统硬件功能的能力的“自顶向下”( Top - Down)和基于库(L ibrary - Based)的全新设计方法,它使设计师们摆脱了大量的辅助设计工作,而把精力集中于创造性的方案与概念构思上,用新的思路来发掘硬件设备的潜力,从而极大地提高了设计效率,缩短 了产品的研制周期。MAX + p lusⅡ是集成了编辑器、仿真工具、检查/分析工具和优化/综合工具的这些所有开发工具的一种集成的开发环境,通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可编程逻辑器件的管脚之间对应的关系。 1.1 EDA简介 20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极