FPGA技术简介.ppt

2.2.3、下载配置与调试接口电路设计 FPGA是SRAM型结构，本身并不能固化程序。因此FPGA需要一片Flash结构的配置芯片来存储逻辑配置信息，用于进行上电配置。 以Altera公司的FPGA为例，配置芯片分为串行（EPCSx）和并行(EPCx)两种。其中EPCx系列为老款配置芯片，体积较大，价格高。而EPCSx系列芯片与之相比，体积小、价格低。 在把程序固化到配置芯片之前，一般先使用JTAG模式去调试程序，也就是把程序下载到FPGA芯片上运行。虽然这种方式在断电以后程序会丢失，但是充分利用了FPGA的无限擦写性。 所以一般FPGA有两个下载接口：JTAG调试接口和AS模式下载接口。所不同的是前者下载至FPGA，后者是编程配置芯片（EPCSx），然后再配置FPGA。 JTAG模式和AS模式的电路原理图 2.2.4、IO管脚 IO：可用作输入或输出，或者双向口。 3、FPGA设计流程—使用QuartusII 3.1 流程概述 3.2 设计输入 3.3 综合与布局布线 3.4 仿真 3.5 FPGA下载配置 3.6 QuatersII工程实例 3.1、设计流程概述 原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试。 3.2、设计输入 1、文本编辑器(Text Editor)是一个灵活的工具，用于以VHDL和Verilog HDL 语言输入文本型设计。这种方法的特点是易于使用自顶向下的设计方法、易于模块划分和复用、移植性强、通用性好、设计不因芯片工艺和结构的改变而变化、利于向ASIC移植。 2、模块编辑器(Block Editor)用于以原理图和框图的形式输入设计信息，几乎所有的设计环境都都集成有原理图输入方法。这种方法直观、易用。 3、使用MegaWizard Plug-in Manager建立Altera宏功能模块或产生IP核，用于QuartusII软件输入与综合工具中的设计。 管脚分配：指将设计文件的输入/输出信号指定到器件的某个管脚。 3.3、综合与布局布线 综合的主要功能是将HDL语言翻译成最基本的与、或、非门以及RAM、触发器等基本逻辑单元的连接关系（网表），供下一步布局布线用。 布局布线就是使用综合生成的网表文件，将工程的逻辑和时序要求与器件的可用资源相匹配。 3.4、仿真 功能仿真 功能仿真是指在一个设计中，在设计实现前直接对HDL、原理图或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计要求的过程，仿真过程不涉及任何具体器件的硬件特性。 时序仿真 时序仿真使用布局布线后器件给出的模块和连线的延时信息， 在最坏的情况下对电路的行为作出实际地估价，是接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，仿真精度高。 3.5、FPGA下载配置 编译后会生成*.sof 或*.pof 文件，前者可以通过JTAG 下载到FPGA内部，设计无误的话即能实现预期的功能，但断电后FPGA 里的这些信息会丢失；后者可以通过AS配置端口下载到FPGA的配置芯片，掉电后这些配置信息不会丢失，重新上电以后通过该配置芯片对FPGA的内部RAM进行配置。 3.6、FPGA工程实例 实例：用与、或、非门实现一个异或逻辑。真值表和电路图如下： 运行QuartusII软件 使用工程向导建立新工程 建立工程目录及名字 加入设计文件 选择目标器件 使用Altera的EDA工具 工程汇总对话框 新工程建立成功 建立新的图形文件 为新文件命名 从符号库中选择符号 放置电路符号 放置输入输出引脚 放置输入输出引脚 用线连接节点 修改引脚名称完成设计 项目可行性论证报告 项目可行性论证报告 项目可行性论证报告 项目可行性论证报告 FPGA技术简介 目 录 4 FPGA基础知识 1 2 3 FPGA最小系统设计 Ver