(麥山版)数字逻辑与数字系统实验指导书.doc

《数字逻辑与数字系统》 实 验 指 导 书 麦 山 郑建霞 王明安 计算机科学系硬件教研室 二○一○年三月 实验一 基本逻辑门实验 一、实验目的 1．掌握TTL与非门、或非门和异或门输入与输出之间的逻辑关系。2．熟悉TTL中、小规模集成电路的外型、管脚和使用方法。3．掌握“TDS数字系统”和常规实验仪器的使用方法。 1．四输入与非门74LS001片2．四输入或非门74LS21片3．四输入异或门74LS861片4．TDS数字台5．万用表．逻辑笔三、实验内容 1．测试四输人与非门74LS00一个与非门的输入和输出之间的逻辑关系。2．测试四输入或非门74LS28一个或非门的输入和输出之间的逻辑关系。3．测试四输入异或门74LS8一个异或门的输入和输出之间的逻辑关系。 四、实验提示 1．将被测器件插入实验台上的14芯插座中。 2．将器件的引脚7与实验台的“地(GND)”连接，将器件的引脚14与实验台的+5V连接。 3．用实验台的电平开关输出作为被测器件的输入拨动开关，则改变器件的输入电平。 4．将被测器件的输出引脚与实验台上的电平指示灯连接指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。1．画出三个实验的接线图。2．用真值表表示出实验结果。 实验数据选择器和译码器一、实验目的1．数据选择器的逻辑功能。2．译码器的逻辑功能。二、实验所用器件和设备1．双4选1数据选择器74LSl53 1片2．双2：4线译码器74LSl39 1片．TDS2数字电路实验系统 1台．万用表或逻辑笔 1个．示波器 1台三、实验内容 1．测试74LSl53中一个4选1数据选择器的逻辑功能。4个数据输入引脚COC3分别接实验台上的10MHz、1 MHz、500kHz、100kHz脉冲源数据选择引脚A、B的电平和使能引脚G的电平，产生8种不同的组合观测每种组数据选择器的输出波形。2．测试74LSl39中一个24译码器的逻辑功能。4个译码输出引脚YO～Y3接电平指示灯改变引脚G、B、A的电平，产生8种组合并记录指示灯的显示状态。 1．画出实验接线图。2．根据实验结果写出74I_513974LSl53的真值表。．分析74LS139和74LSl53中引脚G的功能。 实验三 全加器构成及测试 一、实验目的 1．了解全加器的实现方法掌握全加器的功能。 1． 1片2．1片3．TDS2数字电路实验系统 1台三、实验内容1．用片74S和1片74LS组成如图1所示的逻辑电路。 图1全加器2．将A、B、CI接电平开关输出，F、C接电平指示灯。3．拨动电平开关，产生A、B、CI的8种组合，观测并记录F和CO的值。1．写出F和CO的逻辑表达式。2．用真值表表达逻辑图1。实验四 触发器一、实验目的1．掌握RS触发器、D触发器、JK触发器的工作原理。二、实验所用器件和设备 1．四2输人正与非74LS00 1片2．双D触发器74LS74 1片3．双JK触发器74LS731片4．TDS2数字电路实验系统 1台．三、实验内容 1．用7400构成一个RS。、端接电平开关输出，Q、端接电平指示灯。变、的电平，观测并记录Q、的值。 2．测试双D触发器74LS74中一个触发器功能。(1) 将CLR（复位）、PR（置位）引脚接实验台电平开关输出，Q、CLR、PR的电平，观察并记录Q、 (2) 在(1)的基础上，置CLR、PR引脚为高电平，D（数据）引脚接电平开关输出，CLK（时钟）引脚接单脉冲。在D分别为高电平和低电平的情况，按单脉冲按钮，观察Q、(3) 在(1)的基础上，将D引脚接1 MHz脉冲源，CLK引脚接1OMHz脉冲源。用双踪示波器同时观测D端和CP端，记录波形；同时观测D端、Q端，记录波形，分析原因。 3．制定对双JK触发器74LS73一个JK触发器的测试方案，并进行测试。 四、实验提示 1．74LS73引脚11是GND，引脚4是。 2．D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发。 五、实验报告要求PR CLR CLK D Q、实验计数器 一、实验目的 1．掌握计数器74LSl62的功能级连方法。 ．掌握任意模计数器的构成方法。 4．熟悉数码管的使用。 二、实验说明 计数器器件是应用较广的器件之一。它有很多型号，各自完成不同的功能，供使用中根据不同的需要选用。本实验选用十进制BCD同步计数器74LSl62作实验用器件引脚图见附录A。Clock是时钟输入端，上升沿触发计数触发器翻转。允许端P和T均为T为低电平时禁止进位Carry产生。同步预置端d加低电平时，在下一个时钟的上升沿将计数器置为预置数据端的值。清除端Clear为同步清除，低电平有效在下一个时钟的上升沿将计数器复