Cadence使用参考手册-Read.doc

Cadence 使用参考手册 邓海飞微电子学研究所设计室 2000年7月 目录 概述 1 1.1 Cadence概述 1 1.2 ASIC设计流程 1 第一章 Cadence 使用基础 5 2.1 Cadence 软件的环境设置 5 2.2 Cadence软件的启动方法 10 2.3库文件的管理 12 2.4文件格式的转化 13 2.5 怎样使用在线帮助 13 2.6 本手册的组成 14 第二章 Verilog-XL 的介绍 15 3. 1 环境设置 15 3.2 Verilog-XL的启动 15 3.3 Verilog－XL的界面 17 3.4 Verilog-XL的使用示例 18 3.5 Verilog-XL的有关帮助文件 19 第四章 电路图设计及电路模拟 21 4.1 电路图设计工具Composer 21 4.1.1 设置 21 4.1.2 启动 22 4.1.3 用户界面及使用方法 22 4.1.4 使用示例 24 4.1.5 相关在线帮助文档 24 4.2 电路模拟工具Analog Artist 24 4.2.1 设置 24 4.2.2 启动 25 4.2.3 用户界面及使用方法 25 4.2.5 相关在线帮助文档 25 第五章 自动布局布线 27 5.1 Cadence中的自动布局布线流程 27 5.2 用AutoAbgen进行自动布局布线库设计 28 第六章 版图设计及其验证 30 6.1 版图设计大师Virtuoso Layout Editor 30 6.1.1 设置 30 6.1.2 启动 30 6.1.3 用户界面及使用方法 31 6.1.4 使用示例 31 6.1.5 相关在线帮助文档 32 6.2 版图验证工具Dracula 32 6.2.1 Dracula使用介绍 32 6.2.2 相关在线帮助文档 33 第七章 skill语言程序设计 34 7.1 skill语言概述 34 7.2 skill语言的基本语法 34 7.3 Skill语言的编程环境 34 7.4面向工具的skill语言编程 35 附录1 技术文件及显示文件示例 60 附录2 Verilog-XL实例文件 72 1．Test_memory.v 72 2．SRAM256X8.v 73 3．ram_sy1s_8052 79 4．TSMC库文件 84 附录3 Dracula 命令文件 359 概述 作为流行的EDA工具之一，Cadence一直以来都受到了广大EDA工程师的青睐。然而Cadence的使用之繁琐，又给广大初学者带来了不少麻烦。作为一位过来人，本人对此深有体会。本着为初学者抛砖引玉的目的，本人特意编写了这本小册子，将自己数年来使用Cadence的经验加以总结，但愿会对各位同行有所帮助。本册子的本意在于为初学者指路，故不会对个别工具进行很详细的介绍，只是对初学者可能经常使用的一些工具加以粗略的介绍。其中可能还请各位同行加以指正。 1.1 Cadence概述 Cadence是一个大型的EDA软件，它几乎可以完成电子设计的方方面面，包括ASIC设计、FPGA设计和PCB板设计。与众所周知的EDA软件Synopsys相比，Cadence的综合工具略为逊色。然而，Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面却有着绝对的优势。Cadence与Synopsys的结合可以说是EDA设计领域的黄金搭档。此外，Cadence公司还开发了自己的编程语言skill,并为其编写了编译器。由于skill语言提供编程接口甚至与C语言的接口，所以可以以Cadence为平台进行扩展，用户还可以开发自己的基于Cadence的工具。实际上，整个Cadence软件可以理解为一个搭建在skill语言平台上的可执行文件集。所有的Cadence工具都是用Skill语言编写的，但同时，由于Cadence的工具太多，使得Cadence显得有点凌乱。这给初学者带来了更多的麻烦。 Cadence包含的工具较多，几乎包括了EDA设计的方方面面。本小册子旨在向初学者介绍Cadence的入门知识，所以不可能面面具到，只能根据ASIC设计流程，介绍一些ASIC设计者常用的工具，例如仿真工具Verilog-xl,布局布线工具Preview和Silicon Ensemble,电路图设计工具Composer,电路模拟工具Analog Artist,版图设计工具Virtuoso Layout Editor,版图验证工具Dracula，最后介绍一下Skill语言的编程。 1.2 ASIC设计流程 设计流程是规范设计活动的准则，好的设计流程对于产品的成功至关重要。本节将通过与具体的EDA工具（Synopsys和Cadence） （接下一页） 图1－1 ASIC设计流程