VHDL语言的AD采样控制器设计.doc

EDA课程设计报告书 课题名称 VHDL语言的A/D采样控制器 姓 名 ** 学 号 ** 院、系、部 物理与电子科学系 专 业 电子信息科学与技术 指导教师 ** 2013年11月20日 一、设计任务及要求： 设计任务：1、利用ADC08138高速串行接口IO配置8个通道的输入多路转换器具有电压参考及跟踪保持功能。 2、用VHDL程序来控制ADC08138的主要程序 要 求： 首先进行预设计，根据设计的任务要求，先确定设计方案，然后进行硬件电路的初步设计，在计算机上画出硬件电路图，在老师的指导下进行修正硬件电路图，并对所涉及的参数进行计算。 在确定硬件的基础上，要进行软件的总体设计，包括软件主流程的设计以及各子程序的设计，同时，要写出详细的操作说明然后进入硬件的调试及编程工作，设计组内的同学可根据任务分工，有调试硬件各功能模块的，进行整体程序的编制的，各模块的编制过程中要注意资源的衔接。 最后进入联机调试，联机调试的原则也要采用分步走的原则，各个功能模块要逐步套入，通过一个再增加一项功能，从而达到设计的总体要求，不要上来编制个最大的程序，最后无法查找错误最后写出设计报告。目 录一、绪 言 1 二、系统设计 1 2.1 1 2.2 软件流程图 3 三、 4 四、 6 五、 6 六、 7 一、绪言 现场可编程门阵列FPGA(Field Programmable Gate Array)是80年代中期在PAL、GAL等逻辑器件的基础之上发展起来的一种可编程逻辑器件，特点是高集成度、高速和高可靠，开发周期短，投资风险小，产品上市快。VHDL是目前通用的硬件描述语言（HDL,Hardware Description Language）之一，可用来描述一个数字电路的输入、输出以及相互间的行为与功能。其特有的层次性———由上而下的结构式语法适合大型项目的设计，并且修改方便、移植性强，其源代码已成为一种输入标准，可用于各种不同的EDA工具。使用VHDL来设计数字系统已成为当今电子设计技术的一种趋势。由于FPGA本质上仍是数字逻辑电路，当需要 控制模拟量时，就必须在外围增加A/D 转换，进行相应控制。与微处理器或单片机相比，FPGA更适用于直接对高速A/D器件的采样控制。许多文献介绍了并行工作的A/D器件与FPGA接口，本文以高速串行I/O A/D转换器ADC08138与ALTERA公司的EP1K30接口为例，介绍了基于VHDL语言用FPGA来控制串行A/D的电路设计技术。 二、系统设计 2.1 ADC08138介绍 ADC08138是有8通道的8位逐次逼近式串行I/O A/D转换器，模拟输入可配置成单端、差分和准差分模式。ADC08138能提供2.5V带隙派生基准电压，串行数据联系只需要很少的I/O口，不需要零点及满量程调节，带有模拟输入采样保持器及8路输入转换器，功耗低（最大值20mW）、转换时间快（f=1 MHz，8us最大值）。广泛应用于数字传感器、过程控制、监测等领域。 用FPGA设计的采样控制器ADPT与ADC08138的接口电路如图1所示。/CS为AD08138的片选信号。转换开始时为低电平。 图1 采样控制器与ADC08138接口控制图 每个时钟上升沿数据从DI输入到其内部的MUX地址转换寄存器。出现在线上的第一个逻辑“1”为启动位“START”。启动位后的第2位到第4位分别为SGL/DIFF、SELECT CIT 1、SELECT BIT 0。由它们来决定ADC08138的工作方式。 其中SGL/DIFF与COM决定是按单端、差分还是准差分方式进行工作。单端输入方式时COM接地；差分输入方式限制在相邻的通道，而不能分别与其它通道作差分方式，差分输入时可以选择相反极性。COM可用于准差分输入，在这种模式下，该引脚的电压可看作其它输入通道的“ - ”输入，这电压可以不一定是模拟地，准差分输入可转换任何模拟输入电压与公用端电压之间的差值。ODD/SIGN决定奇偶通道的工作和符号。如单端方式时0为偶数通道，1为奇数通道。具体定义如表1所示。 当SARS为高电平时，表示正处于转换状态,这时DI线无效。内部自动加入1/2个时钟后开始采样，每个时钟下降沿数据送至DO端，D0为数据输出端。经过8个时钟周期，转换结束，SARS为低电平。 /SE为移位方式控制端