第02章-51系列单片机的硬件结构02-并行IO口.ppt

例如读P1口低四位引脚上的信号的程序为： MOV P1,#0FH ；使P1口低4位锁存器置1 MOV A，P1 ；读P1口低4位引脚信号 读引脚方式可从端口引脚上读入信息。在这种方式下，CPU首先必须使欲读端口引脚所对应的锁存器置1，以便驱动器中的T2管截止，然后打开输入三态缓冲器，使相应端口引脚上信号输入CPU内部数据总线。因此，在读引脚时必须连续使用两条指令。 MCS-51单片机有32只IO引脚，分别组成P0、P1、P2、P3四个端口。 P0～P3口是单片机与外部联系的重要通道 ，下图为几种典型的应用电路。 P0～P3都可作为并行输入或输出I/O口，其中： P0和P2还可作为外部总线端口（地址/数据分时复用） P3还有第二输入或输出功能 2.5 并行输入/输出接口 可作为并行IO输入通道（例如，按键/开关连接通道） 可作为并行IO输出通道（例如，数码管显示器连接通道） 可作为串行通信通道（例如，双机通讯的连接通道） 可作为外部设备的连接通道（例如，存储器扩展通道） 2.5 并行I/O口 1、 P1口 2、 P3口 3、 P0口 4、 P2口 P1口的结构组成 P1.n = 1个锁存器 + 1个场效应管驱动器V + 2个三态门缓冲器 V 2 1 P1口具有输出、读引脚、读锁存器三种工作方式。 输出时： D端=1→/Q=0→V截止→P1.n=1 D端=0→/Q=1→V导通→P1.n=0 读引脚时：P1.n→读引脚三态门1→内部总线 读锁存器： Q端→读锁存器三态门2→内部总线 V 2 1 V的状态会影响P1.n的状态： 如V导通→P1.n电平≡0（钳位）→ 读引脚可能出错 为正确读出P1.n引脚电平，需要读引脚前应先使V截止 令D=1→/Q=0→V截止→读P1.n→不会出错 可见，P1口作为输入口时是有条件的（应先写1），而输出时无条件，因此，称P1口为准双向口。 V 2.5 并行I/O口 1、P1口 2、 P3口 3、 P0口 4、 P2口 P3口的结构组成 P3.n = 1个锁存器 + 2个三态缓冲器 + 1个第二功能控制单元 + 1个输出驱动单元 3 4 1 2 第二输入功能 V P3口具有P1的三种工作方式 + 第二功能方式 输出时： D端=1→Q=1→V截止→P1.n=1 D端=0→Q=0→V导通→P1.n=0 读引脚时：P1.n→读引脚三态门1→内部总线（需先写1） 读锁存器： Q端→读锁存器三态门2→内部总线 3 4 1 2 第二输入功能 V 第二输出功能 = “1” (与非门开锁) P3口的第二功能方式： 输出时：第二输出功能 = 1→与非门输出0→V截止→P3.n=1 第二输出功能 = 0→与非门输出1→V导通→P3.n=0 输入时：P3.n→三态门4→第二输入功能 D端 写 “1” (与非门开锁) （第二输出功能先写 “1”） 3 4 1 2 第二输入功能 V P3口第二功能定义 引脚 名称 第二功能定义 P3.0 RXD 串行通信数据接收端 输入 P3.1 TXD 串行通信数据发送端 输出 P3.2 外部中断0请求端口 输入 P3.3 外部中断1请求端口 输入 P3.4 T0 定时器/计数器0外部计数输入端口 输入 P3.5 T1 定时器/计数器1外部计数输入端口 输入 P3.6 片外数据存储器写选通 输出 P3.7 片外数据存储器读选通 输出 2.5 并行I/O口 1、 P1口 2、 P3口 3、 P0口 4、 P2口 P0口的结构组成 P0.n = 1个锁存器 + 2个三态缓冲器 + 1个输出控制电路（非门 X+与门A+电子开关MUX）+1个输出驱动电路（场效应管V2 +V1） P0口既可以作为准双向通用I/O口实现输入/输出功能，也可作为单片机双向地址/数据线实现外设扩展功能。 控制端=0时,电路简化形式: →封锁与门A≡0 →地址/数据端与A输出无关 控制端=0→MUX下通→/Q与V1栅极直通 → V2截止→V1漏极开路 P0口通用I/O方式为准双向口 为使漏极开路的V1有效，必须通过上拉电阻与电源接通，上拉电阻的阻值一般为4.7Ω～10kΩ。 注意：P1、P2、P3口无需外接上拉电阻（已有内部上拉电阻） 3 4 1 2 第二输入功能 V P0口的通用IO工作方式（控制端=0） 输出时：