计算机硬件_并行接口芯片.ppt

前课回顾 8253的基本功能 8253的内部结构 Intel 8253内部结构框图 计数器的3个引脚 CLK时钟输入信号 —— 在计数过程中，此引脚上每输入一个时钟信号（下降沿），计数器的计数值减1 GATE门控输入信号 —— 控制计数器工作，可分成电平控制和上升沿控制两种情形 OUT计数器输出信号 —— 当一次计数过程结束(计数值减为0),OUT引脚上将产生一个输出信号 8253的方式控制字CW 第十章 并行接口芯片 8255A的基本性能 8255A的引脚特性和外部连接 8255A的4个基本性能特点 8255A的方式选择 为什么需要控制字？ 方式选择控制字 练习 1 若要求8255A的各个端口处在如下的工作方式，写出8255工作控制字： 端口A，方式0，输入 端口B，方式1，输出 端口C（上半部），PC7～PC4，输出 端口C（下半部），PC3～PC0，输入 练习 2 控制字为A6，试判断A、B端口工作方式 练习 3 对8255A设置工作方式，8255A的控制口地址为00C6H。要求端口A工作在方式1，输入；端口B工作在方式0，输出；端口C低4位为输入。编写相应程序段 按位置位/复位控制字 例题1： 例题2： 练习： 方式 0 的功能 方式0 —— 基本的输入／输出方式 a. 两个8位端口：端口A和端口B；两个四位端口：端口C的高4位和低4位； b. 任何一个端口可以进行输入或输出操作；但只能2选1。 c. 输出是锁存的； d. 输入是不锁存的。 使用场合： ① 同步传送（无条件传送）： 在传送过程中无需应答信号，执行的程序只需给出IN和OUT指令就能实现数据的输入或输出，此时，8255A的3个数据端口共可实现三路8位数据的传输。 ② 查询传送： 查询式传输时需要查询一个外设的状态，但在方式0中，没有规定固定的应答信号，此时，可将端口A和端口B作为数据端口，把端口C的4个位（高4位或低4位均可）规定为输出口，用来输出一些控制信号，而把端口C的另外4个位规定为输入口，用来输入外设的状态。 方式 0 输入时序 方式 0 输出时序 方式 1 输入 A端口引脚： 方式 1 输入 B端口引脚： 方式 1 输入 联络信号 STB —— 选通信号，低有效 由外设提供的输入信号，当其有效时，将输入设备送来的数据锁存至8255A的输入锁存器 IBF —— 输入缓冲器满信号，高有效 8255A输出的联络信号。当其有效时，表示数据已锁存在输入锁存器 INTR —— 中断请求信号，高有效 8255A输出的信号，可用于向CPU提出中断请求，要求CPU读取外设数据 方式 1 输入时序 方式 1 输入时序 方式 1 输入时序 方式 1 中断控制 8255A的中断由中断允许触发器INTE控制。 置位允许中断，复位禁止中断。 对INTE的操作通过写入端口C的对应位实现。INTE触发器对应端口C的位是作应答联络信号的输入信号的那一位，只要对那一位置位/复位就可以控制INTE触发器。 选通输入方式下 端口A输入的 INTEA 对应 PC4 端口B输入的 INTEB 对应 PC2 方式 1 输出 A端口引脚： 方式 1 输出 B端口引脚： 方式 1 输出 联络信号 OBF —— 输出缓冲器满信号，低有效 8255A输出给外设的一个控制信号，当其有效时，表示CPU已把数据输出给指定的端口，外设可以取走 ACK —— 响应信号，低有效 外设的响应信号，指示8255A的端口数据已被外设取走 INTR —— 中断请求信号，高有效 当输出设备已接受数据后，8255A输出此信号向CPU提出中断请求，要求CPU继续提供数据 方式 1 输出时序 方式 1 输出时序 方式 1 的功能 主要功能 （1）用作带选通、具有锁存器的端口。 （2）每一个端口包含有： 8位的数据端口； 三条控制线（固定征用端口C的3根引脚） 提供中断逻辑。 方式 1 的功能 （3）无论输入或输出都带有锁存器。 （4）若只有一个端口工作于方式1，余下的13位，可以工作在方式0（由控制字决定） （5）若两个端口都工作于方式1，端口C还留下两位，这两位可以由程序指定作为输入或输出，也具有置位／复位功能。 方式 2 主要功能 （1）方式2只用于端口A。可进行双向数据传输 （2）一个8位的双向总线端口（端口A）和一个5位控制端口（端口C）。 （3）输入和输出是锁存的。 （4）5位控制端口用作端口A的控制和状态信息 方式 2 双向引脚 各控制信号和状态信号的含义如下： ① INTRA（Interrupt Request）： 中断请求信号，高电平有效。无论是输