电工学简明教程小结14资料.ppt

* 第 14 章　触发器和时序逻辑电路 14.1　基本要求 1．掌握 RS 触发器、JK 触发器和 D 触发器的逻辑功能； 2．理解寄存器和移位寄存器的工作原理； 3．理解二进制计数器和二-十进制计数器的工作原理； 4．掌握二-五-十进制集成计数器的应用； 5．理解 555 定时器的工作原理，理解由 555 定时器组成的单稳态触发器和多谐振荡器的工作原理。 14.2　本章小结 1．双稳态触发器 　　触发器是数字电路中的重要器件，应牢记各种触发器的逻辑功能、触发方式和图形符号。 (1) RS 触发器 (a)基本 RS 触发器 基本 RS 触发器的逻辑式 基本 RS 触发器逻辑状态表 Q 0　　1　　　0 1　　0　　　1 1　　1　　不变 0　　0　　不定 S R Q 图形符号 (1) RS 触发器 (a)基本 RS 触发器 基本 RS 触发器的逻辑式 S R Q 图形符号 基本 RS 触发器逻辑状态表 Q 0　　1　　　0 1　　0　　　1 1　　1　　不变 0　　0　　不定 (b) 可控 RS 触发器 可控 RS 触发器的逻辑式 可控 RS 触发器逻辑状态表 Qn+1 0　　0　　　Qn 0　　1　　　1 1　　0　　　0 1　　1　　不定 R S S R Q 图形符号 S 1S R 1R C1 CP (2)JK 触发器 JK 触发器的逻辑式 主从型 JK 触发器的逻辑状态表 Qn + 1 0　　　0　　　Qn 0　　　1　　　0 1　　　0　　　1 1　　　1 J K S R Q 图形符号 J 1J K 1K C1 CP (3) D 触发器 D 触发器的逻辑式 D 触发器的逻辑状态表 1 1 0 0 Qn+1 Dn 上升沿 D 触发器图形符号 S R Q D 1D C1 CP 2．寄存器 　　寄存器用来暂时存放参与运算的数据和运算结果。按存放的方式有并行和串行两种；取出的方式也有并行和串行两种。数码寄存器都是并行输入并行输出的。移位寄存器可以并行输出也可以串行输出。 3．计数器 　　计数器用来累计输入脉冲的数目。n 位二进制加法计数器要用 n 个触发器，能记最大十进制数为 2n ?1。经过 n 个脉冲循环一次，因此，它也是 n 进制计数器。 　　分析一个计数器的步骤是：已知逻辑图 ? 写出各位触发器的逻辑关系式 ? 列出状态表 ? 分析计数功能。 4．CT74LS290 型二-五-十进制集成计数器功能表如下。 计　数 计　数 计　数 计　数 ?　　0 0　　? ?　　0 0　　? ?　　0 0　　? 0　　? ?　　0 1　0　0　1 1　　1 ?　　? 0　0　0　0 0　　? ?　　0 1　　1 Q3　Q2　Q1　Q0 S9(1)　S9(2) R0(1)　R0(2) 　　利用反馈置“0”或反馈置“9”法可用 CT74LS290 构成多种进制的计数器。 　　5．(1)由 555 定时器组成的单稳态触发器，当输入触发负脉冲时，输出 uO为矩形脉冲，其宽度(暂稳态持续时间) tp = RC ln3 = 1.1RC + _ ? + _ ? Q 5 k? 5 k? 5 k? 8 +UCC 4 5 2 7 1 3 C1 C2 6 T + + 单稳态触发器电路图 +UCC R C 0.01 ?F +UCC uC uO uI 　　5. (2)由 555 定时器组成的多谐振荡器，毋须外加触发脉冲，就能输出一定频率的矩形脉冲(自激振荡)。 振荡周期 T = tp1 + tp2 = 0.7(R1 + 2R2)C + _ ? + _ ? Q 5 k? 5 k? 5 k? 8 +UCC 4 5 2 7 1 3 C1 C2 6 T + + 多谐振荡器电路图 +UCC C uC R1 R2 +UCC uO 14.3　例题分析 　　[例 1]　电路如图所示，试画出 Q1Q2 的波形。设两个触发器的初始状态为 0。 　　[解]　JK 触发器在下降沿触发，D 触发器在上升沿触发。列出状态表，而后由此在时钟脉冲 CP 的上升沿和下降沿处画出 Q1Q2 波形。 来两个时钟脉冲循环一次，输出的是正交波形。 　　[例 2]　试分析如图所示的电路，画出 Y1 和 Y2 的波形，并与时钟脉冲 CP 比较，说明电路的功能。设初始状态 Q = 0。 [解] 再由输出逻辑式 画出 Y1 和 Y2 的波形，如图所示。 　　从波形图上看，时钟脉冲 CP 经过图示的逻辑电路后变为两个不同相的脉冲，所以上述电路为双相时钟脉冲发生器。 　　[例 3]　试用反馈置“9”法将 CT74LS290 型计数器改接成七进制计数器。 　　[解]　设初始状态为 0000，计数器计到 7 时，输出为 0111，有三个 1，若用反馈置 0