电子技术-chapter7第7章触发器与时序逻辑电路资料.ppt

有时也可将电路的状态转换表列成表7.6.2的形 式。这种状态转换表给出了在一系列时钟信号作 用下电路状态转换的顺序，比较直观。 表7.6.2 图7.6.3电路状态转换表的另一种形式 CP的顺序 A Q2 Q1 Y 0 1 2 3 4 0 0 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 0 1 0 0 1 2 3 4 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 1 0 0 0 1 5.2.2 状态转换图(state diagram) 将状态转换表的形式表示为状态转换图， 以小圆圈表示电路的各个状态，圆圈中填入存储 单元的状态值，圆圈之间用箭头表示状态转换的 方向，在箭头旁注明输入变量取值和转换前的输 出值，输入和输出用斜线分开，斜线上方写输入 值，斜线下方写输出值。 【例7 .6. 2】试画出图7.6.3所示电路的状态转 换图。 解：其状态转换图如图7.6.1所示。 图7.6.1 电路的状态转换图 7.6.2 时序图(timing diagram) 在时钟脉冲序列作用下，电路状态、输出 状态随时间变化的波形图叫做时序图。 【例7.6.2】试画出图7.6.3所示电路的时序图。 (令Q2nQ1n＝00) 解： 其时序图如图7.6.2所示： 画时序图时，要特别注意的是，在Q1、Q2 的时序图画完之后，Y的时序图按组合逻辑处理, 方能正确画出。 图7.6.2 图7.6.3电路的时序图 7.6.3 同步时序电路的分析与设计 同步时序电路的分析，就是已知具体电路, 通过分析其工作状态变化的过程及输入与输出之 间的关系，从而弄清该电路的逻辑功能，并给出 适当的文字描述，以便正确地使用这些电路。 7.6.3 同步时序逻辑电路的分析方法 同步时序电路分析的一般步骤如下： ① 从给定的逻辑图中写出每个触发器的驱 动方程(亦即存储电路中每个触发器输入信号的 逻辑函数式)。 ② 把得到的这些驱动方程代入相应触发器 的特性方程，得出每个触发器的状态方程，从而 得到由这些状态方程组成的整个时序电路的状态 方程组。 ③ 根据逻辑图写出电路的输出方程。 ④ 列状态表： 状态表的已知条件是电路的 外输入和各触发器的原状态；待求量是该时序电 路的原状态所对应的外输出和各触发器的新状态. ⑤ 根据状态表画状态图(或时序图)。并分 析电路的逻辑功能。 ⑥ 对该时序逻辑电路进行电路分析，检查 自启动性能。 例7.6.2：作下图7.6.4所示同步时序电路的状态 表和状态图，X的输入序列为0110110时的时间 图.所有触发器是主-从型J-K触发器。 解：（1）写出输出函数及激励函数 （2）写出次态方程： （3）列出状态转换真值表，见下表7.6.2所示。 输入 现状 触发器输入 输出 次态 X Q1n Q0n J1 K1 J0 K0 Z Q1n+1 Q0n+1 0 0 0 0 1 0 1 1 0 0 0 0 1 0 1 0 1 1 0 0 0 1 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 0 0 1 0 0 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 0 1 1 （4）列出状态表，画出状态图 Q1n Q0n X 00 01 11 10 0 00/1 00/1 00/1 00/1 1 11/1 10/1 11/0 01/1 （5）画出时序图：初始条件：X=0110110，设 Q1、Q0初始状态为高电平。 画时序图应注意几点： 1. 触发器属下降沿触发器，触发器只能在 cp 到来时才翻转。 2. 必须先假定初始条件。 3. 画输出时序图时，必须先画出触发器状 态时序图，然后根据 再 画 出Z的时序图。 7.6.4 同步时序逻辑电路的设计方法 同步时序电路设计的任务是根据实际提出 的逻辑要求，设计出符合逻辑要求的逻辑电路， 设计过程是分析过程的逆过程，但要比分析过程 复杂。 一、同步时序电路设计步骤 采用SSI电路来实现同步时序电路时，设计 主要步骤见图7.6.7所示。 图7.6.7 同步时序 电路设计 流程图 7.6.4 异步时序电路的分析与设计 时序电路分为同步时序电路和异步时序电 路两种，它们的区别是： ① 同步时序电路状态的变化与时钟脉冲同