第5章S3C44B0X结构.ppt

第五章 S3C44B0X硬件结构及功能 第一节 S3C44B0X简介 S3C44B0X内部结构 S3C44B0X片上资源 S3C44B0X引脚信号描述 一、S3C44B0X内部结构图 一、S3C44B0X内部结构图 二、S3C44B0X片上资源 ARM7TDMI核、工作频率66MHz 8KB Cache，外部存储器控制器 LCD控制器 4个DMA通道 2通道UART、1个多主I2C总线控制器、1个IIS总线控制器 5通道PWM定时器及一个内部定时器 71个通用I/O口 8个外部中断源 8通道10位ADC 实时时钟等 三、S3C44B0X引脚信号描述 1. S3C44B0X芯片及引脚分析 (1) 具有大量的电源和接地引脚，以及地址总线、数据总线和通用I/O口，以及其他的专用模块如UART、IIC等接口。 (2) S3C44B0X的引脚主要分为三类，即：输入(I)、输出(O)、输入/输出(I/O)。 (3) 输出引脚主要用于S3C44B0X对外设的控制或通信，由S3C44B0X主动发出。 (4) 输入/输出类型的引脚主要是S3C44B0X与外设的双向数据传输通道。 2. 总线控制信号 3. DRAM/SDRAM/SRAM 4. LCD控制信号 5. TIMER/PWM控制信号 6.中断控制信号 7. DAM控制信号 8. UART控制信号 9. I2C-BUS控制信号 10. IIS-BUS控制信号 11. SIO控制信号 12. ADC控制信号 13.GPIO 14.复位和时钟信号 15. JTAG测试逻辑 16. 电源 第五章 S3C44B0X硬件结构及功能 第二节 存储器管理 S3C44B0X存储系统的特征 存储控制器的特殊功能寄存器 一、S3C44B0X存储系统的特征 Bank6Bank7存储器的地址表 1. 存储器的大/小端模式 复位时，通过ENDIAN引脚选择。 ENDIAN=0 小端 ENDIAN=1 大端 2. Bank0总线宽度 系统自举ROM存储体，访问前定义Bank0的总线宽度(8、16、32位)通过OM[0：1]。 3. 存储器(SROM/DRAM/SDRAM)地址线连接 二、存储控制器的特殊功能寄存器 存储控制器所实现的功能通过对其特殊功能寄存器的设置来进行的。 1. BWSCON 总线宽度/等待控制寄存器 设置外接存储器的总线宽度和等待状态。 2. BANKCON Bank控制寄存器 具有8个BANKCONn寄存器，针对操作时序进行设置。 3. REFRESH DRAM/SDRAM刷新控制寄存器 DRAM/SDRAM的刷新控制器，决定DRAM/SDRAM的刷新是否允许、刷新模式、RAS预充电时间、RAS和CAS最短时间、 CAS保持时间以及刷新计数值。 4. BANKSIZE Bank大小寄存器 设置Bank6/Bank7的存储区大小。 5. MRSR Bank6/Bank7模式设置寄存器 设置Bank6/Bank7的存储模式。 第五章 S3C44B0X硬件结构及功能 第三节 I/O端口 S3C44B0X I/O端口功能 I/O端口控制寄存器 一、S3C44B0X I/O端口功能 (1) 两个9位输入/输出端口(PortE和PortF)。 (2) 两个8位输入/输出端口(PortD和PortG) 。 (3) 一个16位输入/输出端口(PortC) 。 (4) 一个10位输出端口(PortA) 。 (5) 一个11位输出端口(PortB) 。 每个端口都可通过软件设置来满足不同系统和设计的需要。 每个端口的功能通常都要在主程序开始前被定义。 二、I/O端口控制寄存器 I/O端口的各种功能主要是通过对端口各个寄存器进行设置而实现的。 1. PCONA～G 端口配置寄存器 多数端口是多功能口，端口配置寄存器(PCONn)决定每一个引脚的功能。 2. PDATA～G 端口数据寄存器 输入/输出数据寄存器。 3. PUPC～G 端口上拉寄存器 控制每个端口组的上拉寄存器的使能端，设为0引脚接上拉电阻。 4. EXTINT 外部中断控制寄存器 设置8个外部中断(EINT0～7)的触发模式： 低电平触发、高电平触发、下降沿触发、上升沿触发、边沿触发。 第五章 S3C44B0X硬件结构及功能 第四节 DMA S3C44B0X DMA概述 DMA特殊功能寄存器 一、S3C44B0X DMA概述 1. DMA控制器结构 S3C44B0X有4路DMA控制器： 2路ZDMA 2路BDMA (1) ZDMA