第7章 PCI编译器及PCI兆核函数.ppt

第7章 PCI编译器及PCI兆核函数 7.1 PCI编译器简介 1．PCI Compiler 3.2.0版本 PCI Compiler 3.2.0版本有以下基本功能： · 完全支持的Altera器件系列有Stratix、Stratix GX和Cyclone。 ·? 限制性支持的器件系列有Stratix?Ⅱ、Cyclone?Ⅱ和MAX?Ⅱ。 ·?? 与PCI SIG(PCI Special Interest Group)的PCI局部总线(Local Bus)规范3.0版完全兼容。 支持Quartus?Ⅱ 4.1版软件。 2．特点 下面是pci_mt64、pci_mt32、pci_t64和pci_t32兆核函数的特点总结： ·? 灵活的多种用途接口，用户可以自定义实现特殊外设需求。 ·? IP工具台向导驱动界面，易于产生PCI兆核函数用户变量。 ·? IP功能仿真模型，可以在Altera支持的VHDL和Verilog HDL仿真器上实现PCI兆核函数的寄存器传输级(RTL)模型仿真。 ·?? OpenCore Plus的硬件评估特性，可以在购买授权之前，在硬件系统上实现PCI兆核函数功能的测试。 ·?对Stratix?Ⅱ、Stratix、Stratix GX、Cyclone、Cyclone?Ⅱ和MAX?Ⅱ器件系列实现了优化。 ·? 使用标准PCI总线功能模型进行了广泛的软件仿真，并使用Altera Stratix版PCI开发包和Stratix专业版PCI高速开发包进行了硬件测试。 ·? 与PCI SIG(PCI Special Interest Group)PCI局部总线(Local Bus)规范3.0版完全兼容。 支持下列PCI命令：configuration read/write、memory read/write、I/O read/write、memory read multiple(MRM)、memory read line(MRL)以及memory write and invalidate(MWI)。 ·? PCI target特点：性能列表指针支持，奇偶错误检查，6个存储大小和类型可调的基地址寄存器(BARs)，扩展ROM BAR支持，本地数据终端设备target abort、retry或disconnect请求，本地数据终端设备中断请求。 ·??? PCI master特点(pci_mt64和pci_mt32)：主机桥(Host bridge)应用支持，片上仲裁逻辑允许，取消等待定时器允许。 64位PCI特点(pci_mt64和pci_t64)：master和target设备64位寻址支持，自动响应32位或64位事务处理，使用双地址周期(DAC)启动64位寻址，启动64位存储事务，动态处理64位事务，并自动在局域64位数据总线上复用数据。 ·???? 配置寄存器： 参数化寄存器，包括设备ID、销售商ID、分类代码、修订ID、BAR0～BAR5、子系统ID、子系统销售商ID、最大等待时间(Maximum Latency)、最小应答时间(Minimum Grant)、性能列表指针(Capabilities List Pointer)、扩展ROM BAR寄存器； 默认参数或预置基地址(用于所有6个BAR)和扩展ROM基地址寄存器； 非参数化寄存器，包括命令、状态、header type 0、等待定时器、缓存队列大小、中断引脚、中断队列寄存器。 灵活的局部数据终端设备接口允许用户逻辑快速集成。 3．总体描述 PCI编译器包括Altera PCI解决方案中所用到的所有软IP。下面我们给出PCI编译器的一个总体描述。 1) ?PCI兆核函数 PCI兆核函数是经过硬件测试、高性能、实现灵活的PCI接口IP。这些函数在内部实现PCI协议和时序要求。后端接口设计易于集成，允许设计者将设计重点集中在用户功能的开发上，极大地缩短了产品的上市时间。 已经对Altera器件进行优化的PCI兆核函数支持配置、I/O以及存储器事务处理。与高密度的Altera器件相结合，小尺寸的兆核函数为用户本地逻辑提供了丰富的资源以实现PCI接口设计。Altera器件的高性能也使得这些函数支持无限零等待状态存储器突发事务周期。这些函数可以在33 MHz或66 MHz PCI总线时钟速度下运行，在32位33 MHz PCI总线系统中可以获得高达132 MB/s的数据吞吐量，在64位66 MHz PCI总线系统中可以获得528 MB/s的数据吞吐量。 在pci_mt64和pci_mt32函数中，Mast