数字电路实验四.pptVIP

74ls153 * 组合逻辑电路设计 实验目的 1、掌握基本门电路进行组合逻辑电路设计的方法 2、掌握中规模集成电路设计组合电路的方法 实验原理 根据逻辑功能的不同特点，可以把数字电路分成两大类：组合逻辑电路和时序逻辑电路。 在组合逻辑电路中，任意时刻的输出仅仅取决于当前时刻的输入，与电路原来的状态无关，这就是组合逻辑电路在逻辑功能上的共同特点。组合逻辑电路的逻辑功能一般有三种表达方式：逻辑图、函数表达式和真值表。 对于组合逻辑电路，通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式，最后得到表示输出与输入关系的函数表达式。然后用公式化简或卡诺图化简，使逻辑关系简单明了。 逻辑电路的设计方法一般遵循下列步骤：1、根据逻辑功能描述进行逻辑抽象；2、写出逻辑函数表达式；3、选定器件的类型；4、化简或变换逻辑表达式；5、根据化简变换后的逻辑表达式画出逻辑电路连接图；6、工艺设计。 前面实验所做的编码译码电路和数据选择器，都属于组合逻辑电路。 实验内容： 1、用74LS00设计一个无弃权表决器，在四人或三人表决为1时通过，否则不通过。要求按组合电路设计要求写出真值表、卡诺图、逻揖函数表达式、逻辑电路图和接线图；并用实验方法验证设计结果。 要求：（1）用＜9个二输入与非门实现最简设计； （2）改善设计电路，使对称性完好，无竞争冒险现象。（选作） 2、用74LS00实现一位半加器，即不考虑来自低位的进位。 3、用7483构成一个四位二进制全加器，实现7+6+0=？ 8+9+1=？它所能进行运算的最大数是多少？ 4、用双四选一数据选择器74153来实现三人表决电路（不用门电路）。 5、设计一个密码锁。密码锁的密码可以由设计者自行设定，设该锁有规定的4位二进制代码A3A2A1A0的输入端和一个开锁钥匙信号B的输入端，当B=1（有钥匙插入）且符合设定的密码时，允许开锁信号输出Y1=1（开锁），报警信号输出Y2=0；当有钥匙插入但是密码不对时，Y1=0，Y2=1（报警）；当无钥匙插入时，无论密码对否，Y1=Y2=0。 7483引脚图 7483逻辑框图 7483内部逻辑图 *