VHDL2.ppt

VHDL的物件(Objects)宣告 物件種類 (1) 訊號 (2) 變數 (3) 常數 VHDL的物件(Objects)宣告語法 物件種類 物件名稱 : 資料型態 [ := 初始值 ] ; VHDL的物件(Objects)宣告 訊號: 在VHDL中的訊號是指電路上的連接點,它包括實體中在埠(Port)後宣告的接腳及在結構(Architecture)中宣告的訊號(Signal)接點 VHDL的物件(Objects)宣告 (1) 訊號例: VHDL的物件(Objects)宣告 (2) 變 數 ( Variable ) VHDL中的變數與一般電腦語言中的變數一樣,提供在程式中做計數或運算用 例: variable example_var1 : std_logic := 0; ……… example_var1 := ‘1’; --使用變數example_var1及設定值=1 變數 變數物件被宣告在process或副程式中,我們稱它為process或副程式的區域變數 VHDL的物件(Objects)宣告 常 數 ( Constant ) 常數可以宣告在任何可宣告 區域,但它的數值經宣告後是 不可更改的 例: constant enable_bits : integer := 0; VHDL標準的資料型態 VHDL標準的資料型態 整數(integer) 整數(integer)型態是資料長度最長是32bits ,整數型態資料又可分有正負號(Signed)及無正負號(Unsigned)等兩種,指定資料型態前 您必需先宣告相關零件庫及使用相關包裝 包裝std_logic_1164及std_logic_signed主要是提供有正負號(Signed)型態用。 包裝std_logic_1164及std_logic_unsigned主要是提供無正負號(unsigned)型態用。 VHDL標準的資料型態 整數資料型態其長度雖然是32bits, 但它會隨實際的數值調整資料長度 到最短。 以調整最節省硬體的大小。 例: a := 15; 則 a 的資料長度只有4bits VHDL標準的資料型態 VHDL標準的資料型態 VHDL標準的資料型態 資料型態的轉換 在VHDL的std_logic_arith包裝中提供了轉換功能函數,做為不同型態資料的轉換,如: CONV_INTEGER(參數) 將括號內的參數轉換成整數型態, 轉換後的數值範圍在-2147483647 to 2147483647之間。 CONV_UNSIGNED(參數) 將括號內的參數轉換成無正負號型態。 CONV_SIGNED (參數) 將括號內的參數轉換成有正負號型態。 CONV_STD_LOGIC_VECTOR(參數) 將括號內的參數轉換成STD_LOGIC_VECTOR 。 配合資料型態的數值設定 配合資料型態的數值設定 Std_Logic /Std_Logic_Vector 標準邏輯資料型態 Std_Logic 及 Std_Logic_Vector 可指定以上九種數值 配合資料型態的數值設定 Two drivers onto a bus Resolution function R {A, B} predicts the result of two drivers to drive signals with values A and B onto a bus. R {A, B} B = 0 B = 1 B = X B = Z A = 0 0 X X 0 A = 1 X 1 X 1 A = X X X X X A = Z 0 1 X Z 使用者自訂資料型態 列舉資料型態： type type_name is ( value list ) ; 例: type traffic_light is ( red, yellow, green); …… signal lighting : traffic_light; …… lighting = red;