数字逻辑电路06301.ppt

数字逻辑电路 主讲 江晓安教授 2.1.2 或逻辑(或运算、逻辑加) 2.1.2 或逻辑(或运算、逻辑加) 2.1.2 或逻辑(或运算、逻辑加) 2.1.3 非逻辑(非运算、逻辑反) 2.1.3 非逻辑(非运算、逻辑反) 2.1.3 非逻辑(非运算、逻辑反) ２. 开门电平UON和关门电平Voff 开门电平： 　 输出低电平时与非门处于开门状态，为保证输出低电平低于0.35V是允许输入高电平的最小值称为开门电UON ； UON 0.35V UO ui 2.3 关于使用集成电路的有关问题 关门电平： 输出为高电平时与非门处于关门状态，为保　证输出高电平高2.7V所允许输入低电平的最高　值称为关门电平Voff ； 0.35V Uoff ui 2.7 3. 噪声容限UNL 和UNH 　此参数是用来说明门电路的抗干扰能力的。 输入低电平时，输出应为高电平，如果此时输入端在低电平基础上叠加一个正向干扰信号， 如超过Uoff时，输出将低于所规定高电平值，产生逻辑错误。所允许的最大干扰信号幅度称为输入低电平时的噪声容 UNL 。 Uoff ui VNL UNL=U0FF－UIL=0.8－0.3=0.5 2.3 关于使用集成电路的有关问题 输入为高电平时，输出应为低电平，如果此时输入端在高电平基础上叠加一个负向干扰信号，如低于UON时，输出将高于规定低电平值，产生逻辑错误。所允许最大干扰信号幅度称为输入高电平时的噪声容限UNH 。 UNH=UIH－UON=3－1.8V=1.2V UON UNH UIH · ui 2.3 关于使用集成电路的有关问题 4 输入短路电流IIS 对 TTL门而言当输入端接地时，将有一个电流1.4毫安左右的电流由管子流出。 IIS ﹠ 2.3 关于使用集成电路的有关问题 当输入通过电阻接地， IIS将在 电阻上产生电压，影响该输入端的状 态。 一般为了保证输出为高电平，输 入端电阻满足：Ri≤0.7KΩ 为了保证输出低电平，输入端电阻满足： Ri≥2KΩ 场效应管无输入短路电流，通过电阻接地时，输入始终是低电平。 5.门电路的扇入系数NI和NO 门电路允许输入端数为扇入系数NI，一般 NI≥ 8门,为保证门电路输出正确逻辑电平时， 不超过功耗的前提下，其输出端允许带动同类 门的输入端数称为扇出系数，一般NO≥ 8。 NO 愈大，表明门的负载能力愈强。 2.3 关于使用集成电路的有关问题 二、二种特殊门电路 1.输出开路门(OC门） 一般的TTL电路不输出不允许并联使用。 否则当一个输出为高电平，另一个输出为低 电平时，高电平将向低电平门产生一个很大 电流，将烧坏器件，即是器件没坏，输出电 平不正常 (不高也不低）将产生逻辑错误。 电路符号如图 ﹠ 2.3 关于使用集成电路的有关问题 OC门使用时应注意两点 ①　OC门使用时，输出端与电源间应接一个电阻，才能工作。 ② OC门门并联使用时，完成逻辑与的功能通常称为“线与” 功能。 ﹠ · UC R U0 ﹠ ﹠ · UC F=AB·CD=AB+CD F 2.3 关于使用集成电路的有关问题 2.三态门(TS门或TSL门） 　　由于计算机CPU采用总线结构，外设均挂在总线上，CPU每一时刻仅能与一个外设交换信息，此时其它外设必须与总线脱钩，使之不影响总线的状态。否则将破坏系统的正常工作，这就要求连接到总线的接口电路必须具有三态结构，除了0 态和1态外，还增加一个高阻态。 2.3 关于使用集成电路的有关问题 A1 A0 AB DB CB CPU 0﹟ 1﹟ 2﹟ 3﹟ 译 码 器 2.3 关于使用集成电路的有关问题 * * * 第二章 基本逻辑运算与集成门电路 常用复合逻辑 2.2 基本逻辑运算 2.1 概述 2.0 第二章 基本逻辑运算与集成门电路 2.3 关于使用集成电路的有关问题 从本章开始，以下各章均是讨论逻辑运算问题。 逻辑运算是逻辑思维和逻辑推理的数学描述。 概述 2.0 逻辑问题的前提是二值性问题，即一个问题只有二种答案，不是“真”就是“假”，不存在第三种似是而非的答案。这样逻辑问题也可用二种代码表示，一般用“1”和“0”表示二种答案。此处的“1”和“0”仅表示一个问题的二种结果，不表示数,无大小之分。“1”和“0”称逻