数字逻辑电路06738.ppt

第一节 触发器概述 一、概述 触发器即存贮单元，是具有记忆功能的基本单元电路，能存储一位二进制代码； 用于记忆电路过去的状态，是组成时序电路必不可少的重要组成部分。 触发器的基本性质： 1)、具有两个互补的稳定状态（0和1）,即双稳态触发器，能存储一位二进制信息。 2)、在触发时两个稳定态之间翻转； 在一定外界信号激励作用下，触发器可以从一个稳定状态翻转为另一个稳定状态。(即从1变成0或从0变成1状态)。 3)、当输入信号消失后，被置成的状态能保存下来。 按其功能可分为：R-S触发器、D触发器、J-K触发器、T触发器及T′触发器五种； 按其结构可以分为：基本RS触发器、同步RS触发器、主从触发器、边沿触发器等几种。 二、基本RS触发器 1．构成 逻辑图和符号如下： 基本RS触发器由两个“与非”门(也可以是“或非”门)交叉反馈连接而构成。 有两个输入端R和S，R为置“0”端，S为置“1”端，R和S均为低电平有效； R表示Reset(复位)，R又称为复位端，S表示Set(置位)，S又称为置位端。 两个输出端Q和Q，Q和Q既表示触发器状态又是其输出端。 两个互反的输出端。从器件的构成来讲，需要两个输出，但谈触发器的状态时，只用一个即可。 Q=1， Q=0表示1状态； Q=0， Q=1表示“0”状态。 即，触发器有两个稳定的状态，通常将Q的状态定义为触发器的状态。两个与非门相互控制、相互制约而获得稳定状态，除非外加输入打破此稳定状态，否则此稳态可长久保持。 要使触发器从一个稳定态转到另一稳态，必须外加0电平信号(或低电平、负脉冲)，称为触发。 2、工作原理 根据前面的电路图，可以写出表达式为： Q=SQ Q=RQ 输入与输出之间的关系体现在下面四个方面： ①、R=1、S=0（置1） 不论电路原来处在 0状态或 1状态，都会使Q＝1，随之Q＝0，电路实现了置 1功能。(图) ②、R=0、S=1（清0） 不论电路原来处在 0状态或 1状态，都会使Q＝1，随之Q＝0；电路实现了置 0功能。 ③、R=S=1（保持） 电路的状态由原来的状态决定，或者说，电路维持原状态不变。即存贮功能的体现。(图) 由于交叉反馈连接，使得电路的状态在两个互反的反馈信号制约下，保持原状态不变。 如令Q=1，Q=0，则Q=1使得Q=0，而Q=0使得Q=1。 ④、R=S=0 若R,S端同时加低电平有效信号，即S＝R＝0时，有Q＝1、Q＝1，在两个输入信号同时撤消（回到高电平）后，触发器的状态将不能确定是 1还是0。(图) 因此应禁止出现这种情况，需要加上约束方程：R+S=1。(1+1=1,1+0=1,0+1=1) 需说明的是：由于反馈线的存在，无论是复位还是置位，有效信号只需作用很短的一段时间即可，即“一触即发”。 例：用基本RS触发器与与非门构成一个四位二进制数码寄存器。 寄存器的主要功能是存放数据或保存运算结果。构成寄存器的核心器件是触发器，一个触发器存放一位数据，因此, n位数据要n个触发器。 四位二进制数码寄存器则需要四个RS触发器。 构成电路如下： 从组成上看有：四个数据输入端，四个数据输出端；一个清零信号端CR，一个置数信号端LD，清零低电平有效，置数高电平有效。 一般情况下，往数码寄存器中存入数码时，先清零，再送入数码。 ①、清零 CR加低电平，LD加低电平。由于LD=0，四个与非门的输出皆为1，使得：S=1，R=0；为置零状态，各触发器的输出Q皆为0。 ②、置数 即将数码存入数码寄存器。 在清零后，各触发器的输出Q皆为0。LD加高电平，（而此时CR=1）与非门的输出取决于D的输入； 当D0=1时，与非门的输出为0，S=0，R=1，为置数状态，使Q0=1 =D0； 当D0=0时，与非门的输出为1，S=1，R=1，为不变状态，Q的状态不变，（因为清零后，Q已经等于0），使Q0=0 =D0； 当置数过程完成以后，各触发器的状态保持现状不变。 必须注意:置数前，应先清零，再置数，否则将会出现错误。 如：0#触发器原来的状态是1，现在输入D0为0；在置数是时，LD=1，与非门的输出为1，S=1，R=1，为不变状态，Q的状态不变，，使Q=1D0； 第二节 基本钟控触发器 一、概述 由同步信号控制的触发器称为同步触发器或钟控触发器，同步信号也叫做时钟信号，用CP表示（为Clock Pulse的缩写）。即：引入时钟脉冲 cp 控制触发器的变化(翻转)的时刻。 如：队列操练的口令,百米跑裁判员的发令声。 时钟：外加的具有固定频率的脉冲信号，以此作为时间基准控制电路工作的控制信号。 同步触发器与基本触发器的不同之处在于，它的状态改变不仅取决于输入信号，还与时钟脉冲信号CP有关。 时钟触发器按逻辑功能分为RS型、D型、JK型、T型四种，