数字逻辑第六章03813.ppt

举例： 用74193可实现任意模M计数器（M≤16）。 例1.用74193设计模10加法计数器。 0000 1000 0001 0010 0011 0100 0101 0110 0111 1001 分析：利用74193的清0功能，当计数值由1001变到1010瞬间，计数值清0。 1010 LD CPD CPU 1 cp ABCD 1 QCB QCC Cr 74193 QAQBQCQD Q0Q1Q2Q3 0101 例2.用74193设计模12递减计数器。 1100 1011 1010 1111 1101 1110 1000 0111 0110 0101 0100 1001 0011 分析：在输出由0100变到0011的瞬间，输出值又回到1111（由预置功能实现）。 ABCD QAQBQCQD QCB QCC Cr LD CPD CPU 74193 ≥1 Q0Q1Q2Q3 1111 0 1100 例3.用74193实现两位十进制递增计数器。 A B C D QAQBQCQD QCB QCC Cr LD CPD CPU 74193高 A B C D QAQBQCQD QCB QCC Cr LD CPD CPU 74193低 Q0Q1Q2Q3 Q0Q1Q2Q3 1 1 1 1 cp 六、寄存器 寄存器是用于接收、存放、传送数据的电路。可用时序逻辑电路实现，也可用组合逻辑电路实现。 分类： 按功能分 按传输方式 串入-串出 移位寄存器 基本寄存器 串入-并出 并入-串出 并入-并出 中规模集成四位双向移位寄存器74194 0 0 0 0 保 持 d0 d1 d2 d3 1 Q0n Q1nQ2n 0 Q0n Q1nQ2n Q1n Q2nQ3n 1 Q1n Q2nQ3n 0保 持 0 × × × × × × × × × 1 0 × × × × × × × × 1 1 1 × × d0 d1 d2 d3 1 0 1 1 × × × × × 1 0 1 0 × × × × × 1 1 0 × 1 × × × × 1 1 0 × 0 × × × × 1 0 0 × × × × × × Q0 Q1 Q2 Q3 Cr CP MB MA DR DL D0 D1 D2 D3 D3D2D1D0 Q3Q2Q1Q0 DR MA MB cp Cr 74194 DL D0D1D2D3：并行数据输入端DR：右移控制 DL：左移控制 Q0Q1Q2Q3：数据输出 11送数 01右移 10左移 00保持 MBMA：工作方式控制 举例 用74194构成模4环形计数器（初态1100） 状态图 1100 0110 0011 1001 分析：当Q3=0时，相当于右移补0； Q3=1时，相当于右移补1。 D3D2D1D0 Q3Q2Q1Q0 DR MA MB CP Cr 74194 DL 0011 cp 1 开始时MBMA输入11，并行输入1100，然后将MBMA变为01，右移数据。 1 1 0 1 第六章 采用中大规模集成电路的逻辑设计 第六章 采用中、大规模集成电路的逻辑设计 本章内容： 加法器、数值比较器、译码器、多路选择器、计数器、寄存器、只读存储器、可编程逻辑阵列 一、二进制并行加法器 1.一般并行加法器的缺点 C0 S0 A0 B0 C-1 C1 S1 A1 B1 C0 C2 S2 A2 B2 C1 C3 S3 A3 B3 C2 Ci Si Ai Bi Ci-1 2.改进（先行进位并行加法器） Ci=（Ai+Bi）Ci-1 + AiBi 设Pi=Ai+Bi，Gi=AiBi 用代入法： C0=P0C-1 + G0 C1=P1P0C + P1G0 +