计算机组成原理--实验二 算术逻辑运算实验.docx

实验二算术逻辑运算实验实验目的了解运算器芯片（74LS181）的逻辑功能。掌握运算器数据的载入、读取方法，掌握运算器工作模式的设置。观察在不同工作模式下数据运算的规则。实验原理运算器芯片（74LS181）的逻辑功能74LS181是一种数据宽度为4个二进制位的多功能运算器芯片，封装在壳中，封装形式如图2-3所示。图 2-374LS181封装图主要引脚有：A0—A3：第一组操作数据输入端。B0—B3：第二组操作数据输入端。F0—F3：操作结果数据输入端。F0—F3：操作功能控制端。：低端进位接收端。：高端进位输出端。M：算数/逻辑功能控制端。芯片的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、为1时，操作结果数据输出端F0—F3上的数据等于第一组操作数据输入端A0—A3上的数据加第二组操作数据输入端B0—B3上的数据。当S0—S3、M、上控制信号电平不同时，74LS181芯片完成不同功能的逻辑运算操作或算数运算操作。在加法运算操作时，、进位信号低电平有效；减法运算操作时，、借位信号高电平有效；而逻辑运算操作时，、进位信号无意义。运算器实验逻辑电路试验台运算器实验逻辑电路中，两片74LS181芯片构成一个长度为8位的运算器，两片74LS181分别作为第一操作数据寄存器和第二操作数据寄存器，一片74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所示。途中算术运算操作时的进位Cy判别进位指示电路；判零Zi和零标志电路指示电路，将在实验三中使用。第一操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送入名为DA1的第一操作数据寄存器，第二操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送入名为DA2的第二操作数据寄存器。74LS181的运算结果数据由（ALU TO BUS）低电平控制信号送总线。S0—S3、M芯片模式控制信号同时与两片74LS181的S0—S3、M端相连，保证二者以同一工作模式工作。实验电路的低端进位接收端Ci与低4位74LS181的相连，用于接收外部进位信号。低4为74LS181的与高4位74LS181的上相连，实现高、低4位之间进位信号的传递。高4位之间进位信号的传递。高4位74LS181的送进位Cy判别和进位指示电路。表2-1 74LS181 芯片逻辑功能表功能选择输入、输出关系S3 S2 S1 S0M=H逻辑运算M = L 算术运算Cn = HCn = L0 0 0 0F = AF = AF = A 加 10 0 0 1F = A + BF = A + BF =( A + B)加 10 0 1 0F = A ? BF = A + BF =( A + B)加 10 0 1 1F = 0F = 0 - 1F = 00 1 0 0F = A ? BF = A加（ A + B）F = A加（ A + B）加 10 1 0 1F = BF=( A+B)加(A+B)F=( A+B)加(A+B)加10 1 1 0F = A⊕BF = A减B减1F – A减B0 1 1 1F = A ? BF =(A ? B)减1F = A ? B1 0 0 0F = A + BF = A加（A ? B）F = A加（A ? B）加11 0 0 1F = A⊕BF = A加BF = A加B加11 0 1 0F = BF=( A+B)加(A?B)F=( A+B)加(A?B)加11 0 1 1F = A ? BF =(A ? B)减1F = A ? B1 1 0 0F = 1F = A加AF = A加A加11 1 0 1F = A + BF=( A+B)加AF=( A+B)加A加11 1 1 0F = A + BF=( A+B)加AF=( A+B)加A加11 1 1 1F = AF = A减1F = A控制电平说明：“L”或“0”表示低电平，“H”或“1”表示高电平逻辑操作符说明：“—”表示非操作，“+”表示“或”操作，“?”表示“与”操作，“⊕”表示“异或”算术操作符说明：“加”表示加法操作，“减”表示减法操作实验过程连线参照实验逻辑原理图进行连线，实验台上数据线用总线连接器连接好后一般不动，控制信号线需手工连接，本实验要连接的控制线如下。（1）把输入、输出单元(INPUT/OUTPUT UNIT)的、与手动控制开关单元（MANUAL UNIT）的、相连接。（INPUT/OUTPUT UNIT)的Ai接地。把算术逻辑部件(ALU UNIT)的S3—S0、M、Ci与手动控制开关单元(MANUALUNIT)的S3-S0、M、Ci相连接。把算术逻辑部件(ALU UNIT)的B-DA1、B-DA2、与手动控制开关单元(MANUALUNIT)的B-DA1、B-DA2、相连接。图2 - 4 算