组内并行,组间串行.pptx

组内并行，组间串行进位加法器 主讲人：冯锐 学号：20162240014位先行（并行）进位部件C1=G0+P0C0 C2=G1+P1C1=G1+P1G0+P1P0C0C3=G2+P2C2=G2+P2G1+P2P1G0+P2P1P0C0 C4=G3+P3C3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0 各位的进位均不依赖于低位的进位，可以同时产生。 若不考虑Pi的形成时间，从C0→C4的最长延迟时间仅为2ty。 通常把实现上述逻辑的电路称为4位先行进位部件。 单级先行进位方式 组内并行、组间串行方式又称为单级先行进位方式。 组内并行进位，第1小组组内的进位逻辑函数C1、C2、C3、C4的表达式与前述相同，C1～C4信号是同时产生的，从C0出现到产生C1～C4的延迟时间是2T。 组间是串行的 ，每个组的进位输入是前一个组的进位输出，而每个组的进位输出是下一个组的进位输入。串行进位链的总延迟时间与字长成正比。S16～S13S12～S9S8～S5S4～S1C16C12C8C44位CLA加法器4位CLA加法器4位CLA加法器4位CLA加法器C0A16～A13A12～A9A8～A5A4～A1B16～B13B12～B9B8～B5B4～B1单级先行进位加法器逻辑图以16位加法器为例，将其分为4组，每个小组4位，各组内采用4位并行进位加法器，组间采用串行进位方式，这样就构成了组内并行，组间串行进位加法器。16位组内并行、组间串行进位链框图：第一组计算出C1～C4的延迟时间第二组计算出C5 ～ C8的延迟时间；第三组计算出C9 ～ C12的延迟时间；第四组计算出C13 ～C16的延迟时间ty????6????4????2????CiC16C12C8C4C1C0组内并行，组间串行完成进位的时间图如下：进位延迟时间为8T8CLA加法器由“进位生成/传递部件”、“CLA部件”和“求和部件”构成。延迟时间：先行进位部件：2T x 4 = 8T进位产生/传播部件：3T求和部件：3T单级先行进位加法器的总延迟时间：t = 8T+ 3T + 3T = 14T 谢谢