4存储器-2半导体M(s).ppt

* * 本章知识架构： 存储子系统 存储器分类 半导体存储器 磁表面存储器 存储原理 存储器设计 动态刷新 存储原理 磁盘存储器 第二节 半导体存储器 工艺 双极型 MOS型 TTL型 ECL型 速度很快、 功耗大、 容量小 电路结构 PMOS NMOS CMOS 功耗小、 容量大 工作方式 静态MOS 动态MOS 存储信息原理 静态存储器SRAM 动态存储器DRAM （双极型、静态MOS型）： 依靠双稳态电路内部交叉反馈的机制存储信息。 （动态MOS型）： 依靠电容存储电荷的原理存储信息。 功耗较大,速度快,作Cache。 功耗较小,容量大,速度较快,作主存。 （静态MOS除外） 4.2.1 静态MOS存储单元与存储芯片 1.六管单元 （1）组成 Vcc T3 T1 T4 T2 T5 T6 Z W W （2）定义 （3）工作 （4）保持 A B 地址端： 2114（1K×4） 1 9 10 18 A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 D0 D1 D2 D3 WE A9～A0（入） 数据端： D3～D0（入/出） 控制端： 片选CS = 0 选中芯片 = 1 未选中芯片 写使能WE = 0 写 = 1 读 电源、地 2.存储芯片 例.SRAM芯片2114 外特性： 4.2.2 动态MOS存储单元与存储芯片 1.四管单元 （1）组成 （2）定义 T1 T2 T3 T4 Z W W C1 C2 （3）工作 （4）保持 A B （2）定义 （4）保持 外特性： （3）工作 2.单管单元 （1）组成 C W Z T C’ A 地址端： 2164（64K×1） 1 8 9 16 GND CAS Do A6 A3 A4 A5 A7 A7～A0（入） 数据端： Di（入） 控制端： 片选 写使能WE = 0 写 = 1 读 电源、地 空闲/刷新 Di WE RAS A0 A2 A1 Vcc 分时复用，提供16位地址。 Do（出） 行地址选通RAS 列地址选通CAS ：=0时A7～A0为行地址 高8位地址 ：=0时A7～A0为列地址 低8位地址 1脚未用，或在新型号中用于片内自动刷新。 3.存储芯片 例.DRAM芯片2164 外特性： 4.2.3 半导体存储器逻辑设计 需解决： 芯片的选用、 例1. 用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0（低）,双向数据总线D7～D0（低）,读/写信号线R/W。 给出芯片地址分配与片选逻辑,并画出M框图。 1.计算芯片数 （1）先扩展位数，再扩展单元数。 地址分配与片选逻辑、 信号线的连接。 2片1K×4 1K×8 4组1K×8 4K×8 8片 存储器寻址逻辑 2.地址分配与片选逻辑 （2）先扩展单元数，再扩展位数。 4片1K×4 4K×4 2组4K×4 4K×8 8片 芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑 为芯片分配哪几位地址，以便寻找片内的存储单元 由哪几位地址形成芯片选择逻辑，以便寻找芯片 存储空间分配： 4KB存储器在16位地址空间（64KB）中占据 任意连续区间。 64KB 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 需12位地址寻址： 4KB A15…A12A11A10A9……A0 A11～A0 0 0 0 …… 0 任意值 0 0 1 …… 1 0 1 1 …… 1 1 0 1 …… 1 0 1 0 …… 0 1 0 0 …… 0 1 1 0 …… 0 1 1 1 …… 1 片选 芯片地址 低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑 1K 1K 1K 1K A9～A0 A9～A0 A9～A0 A9～A0 CS0 CS1 CS2 CS3 A11A10 A11A10 A11A10 A11A10 3.连接方式 （1）扩展位数 4 1K×4 1K×4 4 10 1K×4 1K×4 4 10 1K×4 1K×4 4 10 4 1K×4 1K×4 4 10 4 4 A9~A0 D7~D4 D3~D0 4 4 R/W A11 A10 CS3 A11 A10 CS0 A11 A10 CS1 A11 A10 CS2 （2）扩展单元数 （3）连接控制线 （4）形成片选逻辑电路 某半导体存储器，按字节编址。其中，0000H～ ～07FFH为ROM区，选用EPROM芯片（2KB/片）；0800H～13FFH为RAM区，选用RAM芯片（2KB/片和1