X281x的时钟和系统控制.ppt

第8章 X281x的时钟和系统控制 DSP原理及应用 8.1 振荡器OSC和锁相环PLL F2812芯片的OSC和PLL模块 PLL—锁相环 是一种控制晶振使其相对于参考信号保持恒定的电路。 在DSP中集成了片上锁相环PLL模块，通过软件实时地配置片上外设时钟，提高系统的灵活性和可靠性。 DSP中采用软件可编程锁相环，所设计的处理器外部允许较低的工作频率，而片内经过锁相环模块提供较高的系统时钟，可以有效地降低系统对外部时钟的依赖和电磁干扰，提高系统启动和运行时的可靠性，降低系统对硬件设计的要求。 XCLKIN和CLKIN之间的关系 PLL模式 说明 SYSCLKOUT/CLKIN 禁止 XF_PLLDIS引脚置低来进入该模式，PLL模块完全不使能。此时，输入CPU的时钟由来自X1/XCLKIN引脚的时钟信号直接去驱动。 XCLKIN 旁路 如果PLL未处于不使能的状态，这是上电默认的PLL配置（PLLCR的值为0）。PLL自身被旁路，从X1/XCLKIN引脚输入的时钟信号先被/2，然后再送去CPU。 XCLKIN/2 使能 通过给PLLCR寄存器写一个不为0的值来实现PLL的使能，时钟信号需要进入PLL模块进行n倍频，然后再被/2，最后送至CPU。 (XCLKIN*n)/2 8.2 F2812中各种时钟信号的产生 使能外设的时钟信号 在使用F2812进行开发的时候，通常会用到一些外设，例如SCI,EV,ADC等，要使得这些外设工作，首要的就是向其提供时钟信号，因此，在系统初始化的时候，就需要对使用到的各个外设的时钟进行使能，假设现在某个项目里用到了EVA,SCIA和ADC这3个外设，那么就需要按照下面的程序对这个3个外设进行时钟的使能。和时钟使能相关的寄存器是外设时钟控制寄存器PCLKCR。 SysCtrlRegs. PCLKCR.bit. SCIENCLKA=1; //使能外设SCIA的时钟 SysCtrlRegs. PCLKCR.bit. EVAENCLK=1; //使能外设EVA的时钟 SysCtrlRegs. PCLKCR.bit. ADCENCLK=1; //使能外设ADC的时钟 8.3 看门狗电路 8.4 低功耗模式 空闲模式 IDLE 暂停模式 HALT 备用方式 STANDBY 低功耗模式 MODE IDLES LPMCR(1:0) OSCCLK CLKIN SYSCLKOUT EXIT 正常 低 X，X 开 开 开 空闲 高 0，0 开 开 开 XRS，WAKEINT,XNMI 任何使能的中断 备用 高 0，1 开 (看门狗仍在运行) 关 关 SCIRXDA，SCIRXDB， CANRX，仿真调试 暂停 高 1，X 关 (振荡器和PLL关闭，看门狗不工作) 关 关 XNMI 仿真调试 8.5 时钟和系统控制模块的寄存器 名称 地址 地址空间(*16) 说明 Reserved 0x0000 7010 0x0000 7019 10 保留 HISPCP 0x0000 701A 1 高速外设时钟预定标寄存器 LOSPCP 0x0000 701B 1 低速外设时钟预定标寄存器 PCLKCR 0x0000 701C 1 外设时钟控制寄存器 Reserved 0x0000 701D 1 保留 LPMCR0 0x0000 701E 1 低功耗模式控制寄存器0 LPMCR1 0x0000 701F 1 低功耗模式控制寄存器1 Reserved 0x0000 7020 1 保留 PLLCR 0x0000 7021 1 PLL控制寄存器 SCSR 0x0000 7022 1 系统控制和状态寄存器 WDCNTR 0x0000 7023 1 看门狗计数器寄存器 Reserved 0x0000 7024 1 保留 WDKEY 0x0000 7025 1 看门狗复位密钥寄存器 Reserved 0x0000 7026 0x0000 7028 3 保留 WDCR 0x0000 7029 1 看门狗控制寄存器 Reserved 0x0000 702A 0x0000 702F 6 保留 保留 ECANENCLK 保留 MCBSPEN CLK SCIBENCLK SCIAE NCLK 保留 SPIEN CLK D15 D8 （1）外设时钟控制寄存器-PCLKCR 控制片内各种时钟的工作状态，使能或禁止相关外设时钟 保留 ADCENCLK EVBE NCLK 保留 EVAEN CLK D7 D0 R/W-0 R/W-0 R/W-0 R-0 R-0 R-0 R/W-0 R/W-0 D4 R/W-0 R/W-0 R/W-0 R-0 R-0 注意：复位时外设时钟都被禁止。 保留 D15 D8 （2）系统控制与状态寄存器-SCSR 系统控制与状态