微机原理21108.ppt

1 微机原理及应用讲稿 第二章 8086系统结构 2.指令执行部件EU（Execution Unit) 2.38088/8086的存储器组织共用信号线 三、 8088的引脚与8086的不同之处 * 8088的指令队列长度为4个字节，队列中出现1个空闲字节时，BIU自动访问存储器取指补充指令队列； *8088的地址/数据复用线为8条，即AD7~AD0，访问1个字需两个读写周期； * 8088 中的存储器/IO控制线为 IO /M ，与8086相反； * 8086的引脚BHE/S7在8088中为SS0 ，与DT/ R、IO/M一起决定最小模式中的总线周期操作。 2.58086CPU时序 一. 指令周期、总线周期、时钟周期 指令周期（Instruction Cycle)： 执行一条指令所需要的时间。（一个指令周期由一个或若干个总线周期组成） 总线周期（Bus Cycle )： CPU完成对存储器或I/O端口一次访问所需的时间； 时钟周期（Clock Cycle)：时钟频率的倒数,是CPU的时间基准（T状态);（若8086的主频为5MHZ，一个时钟周期为200ns）一个总线周期一般由四个T组成。 T1：输出地址；T2、T3：传送数据。若存储器或外设速度慢，可插入等待周期Tw。若一个总线周期后不执行下一个总线周期，即总线上无数据传输操作，系统总线处于空闲状态，此时执行空闲周期。 T1 T2 T3 Tw Tw T4 T1 T2 T4 总线周期 二. 几种基本时序 1. 读总线周期 地址A19---A0 M / IO ：在整个读周期有效，0=I/O读，1=M读； ALE：T1期间出现正脉冲，下降沿锁存地址信息； RD： 在T2-T3期间有效； DT/ R：在整个总线周期为低电平，表示读周期； DEN：在T2-T3期间为低电平，表示数据有效。 存储器读时序 2、T1上升沿 ALE=0锁存地址信号A19～A0， 存储器读时序说明 3、T2开始RD＝0，存储器开始读DEN＝0，DB上允许数据有效 4、T4开始DB上数据稳定。RD、DEN恢复为1，CPU获得数据5、T4结束DT/R=1，存储器读周期结束 1、T1开始(T1下降沿) M/ IO＝1，存储器操作 20位地址信号输出，BHE信号有效 ALE＝1， DT/R＝0允许CPU读入 具有等待状态的存储器读时序8086在T3状态的的前沿采样READY线，若发现其为低，则在T3周期结束后，插入一个Tw状态。以后在每个Tw周期的前沿采样READY线，只有在发现它为高电平时，才在这个Tw结束后进入T4周期。 具有等待状态的存储器读时序 * 第二章8086系统结构 2.38088/8086的存储器组织 2.48086的系统配置及引脚功能 2.58086CPU时序 2.1 概述 2.2 8086CPU结构2.1.1 CPU的主要性能指标CPU的主要性能指标有数据宽度(或称字长)、寻址能力、工作频率(或主时钟频率)、体系结构、指令系统等。 一、 数据宽度(字长)CPU的字长是指CPU一次所能处理的二进制数的位数，是表示运算器性能的主要技术指标，一般它等于CPU数据总线的宽度。CPU字长越长，运算精度越高，处理信息速度越快，性能也越高。一般按CPU的字长来划分CPU的档次，常见的CPU字长有8位、16位、32位和64位。在字长概念中，有CPU字长、指令字长、数据字长、总线结构字长，有时，这些字长是不相同的。例如，8088 CPU的内部为16位的运算核心，可以处理16位的数据，但为了缩小体积，降低封装成本，在CPU的外部数据线引脚却只有8根(即8位)，因此，对16位的数据要采用分两次传送的方式，故称其为准16位的CPU，其性能比标准的全16位结构(即CPU内外数据总线均为16位)的8086 CPU要低一些。 2.1概述 二、 寻址能力(或寻址范围)寻址能力往往是指CPU能直接存取数据的内存地址的范围，这是由CPU的地址总线引脚的数目来决定的。通常用K(千)或M(兆)来表示(1K=1024个地址；1M=1024K；1G=1024M等)。例如，8088 CPU的地址总线为20根，则可直接寻址的物理地址可达1M，而 80286 CPU的地址线有24根，则其寻址能力为 16M，而 386/486/586CPU的地址线为32根，故可直接寻址的物理地址达 4G。 三、 运算速度 CPU的运算速度通常用每秒执行基本指令的条数来表示，常用的单位是MIPS(Million Instruction Per Second)，即每秒执行的百万条指令数，是CPU执行速度的一种表示方式。然而对于某一特定的CPU，其MIPS值并非定值，得出的数据会因CPU正在执行的软件的不同而不同。 2.