电子设计自动化-lzs-chaper720471.ppt

Moore型有限状态机 Mealy型有限状态机 ARCHITECTURE rtl of count24 is SIGNAL aout,bout: STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL cout: STD_LOGIC; BEGIN PROCESS(en,clk,res) BEGIN IF(res=0)THENaout=0000;bout=0000;cout=0; ELSIF(clkEVENT AND clk=1)THEN IF(en= 0) THENIF(bout1)THEN IF(aout2)THEN aout=0000;bout=0000;cout=1; ELSE aout=aout+1; END IF; ELSE IF(aout=9)THEN aout=0000;bout=bout+1;ELSEaout=aout+1; END IF;END IF; END IF; END PROCESS; a=aout;b=bout;ca=cout; END rtl; 5、LED显示译码模块该模块主要完成4位BCD码的译码功能，把BCD码转换成能在共阴极数码管上显示出来的信号。相应的VHDL源程序如下。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY dis IS PORT(d:IN STD_LOGIC_VECTOR(3 DOWNTO 0); q:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END disp; ARCHITECTURE rtl OF disp IS BEGIN PROCESS(d) BEGINCASE d IS WHEN0000=q=0111111; WHEN0001=q=0000110; WHEN0010=q=1011011;WHEN0011=q=1001111; WHEN0100=q=1100110; WHEN0101=q=1101101; WHEN0110=q=1111101;WHEN0111=q=0100111; WHEN1000=q=1111111; WHEN OTHERS=q=1101111;END CASE; END PROCESS; END rtl; 2、数字频率计设计 一、设计任务与要求试设计一个4位十进制数字显示的数字式频率计,用来测量输入信号的频率。要求如下：1．4位十进制数字显示的数字式频率计，其频率测量范围为10～9999kHz，测量单位为kHz。2．量程能够自动转换。(即测几十到几百千赫兹(kHz)时有小数点显示，前者显示小数点后2位，后者显示小数点后1位)3．当输入的信号小于10KHZ时，输出显示全0；当输入的信号大于9999kHz时，输出显示全H。 二、相关知识频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于1秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。闸门时间越短，测得频率值刷新就越快，但测得的频率精度就受影响。 频率计的原理框图可表示为如图所示。 三、系统设计在设计考虑中将时钟分到5 Hz，形成一个固定的0．2 s的闸门时间，被测信号通过0．1 s的闸门进入计数器进行计数，而在0．1 s的低电平内不计数，将计数器清零，以便下一次计数。为满足题意，被测信号为几十千赫兹(KHZ)时，显示##.##kHz；被测信号为几百千赫兹(kHz)时，显示###．#kHz；被测信号为几千千赫兹(kHZ)时，显示####kHz。由于采用四个数码管来分别显示四位数字，所以需要用时分复用的方法控制4个数码管的显示。该系统共有5个模块组成, 分别为分频模块DIVIDEFRE4、防抖电路DEBOUNCE、计数模块FRETEST、锁存器模块FRELATCH和DISPLAY。上层模块仿真波形图如下： 1、防抖电路在此电路中，令时钟周期大于欲滤去的窄脉冲宽度，输出信号只在时钟上升沿改变，其它时刻输入信号的变化不影响输出结果。经过电路处理，只有宽脉冲被识别，窄脉冲滤去。其VHDL源程序如下。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY debounce IS PORT(key,cp: IN STD_LOGIC;imp:OUT STD_LOGIC