一种新颖的工频锁相同步电路.doc

一种新颖的三相工频锁相同步电路 摘要：本文描述了一种新颖的工频锁相电路，具有谐波抑制能力强，灵敏度高和缺相仍能正常工作等特点。根据本文制作的电路已成功运用于商品化的SVC调节器系统。 关键词：锁相环，谐波抑制，SVC 电网系统的信号是实时变化的，自身的频率有一定的误差，因此如果采用固定的频率对电网一个周波的信号进行采样，往往会产生误差，而且此误差随时间变化。为了解决这个问题，通常采用锁相环电路。锁相环的基本功能是完成对输入信号的频率跟踪。 一．基本原理 锁相环(Phase Lock Loop，简称PLL)是完成两个电信号相位同步的自动控制系统，能实现对输入信号频率和相位的跟踪。它是频率无差调节控制系统，采用二阶环路可以对电网频率实现无相位误差的稳态跟踪，稳态时可以消除同步误差。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环的原理示意图如图1所示，由鉴相器(PD)、低通滤波器(LPF)、压控振荡器(VCO)以及分频器四个基本部分组成。鉴相器是用来将两输入信号vi(t)与vo(t)之间的相位差转换成误差电压输出，通常可以采用模拟乘法器或异或门来完成。低通滤波器用以滤除鉴相器输出的高次谐波及噪声，以保证环路所要求的性能，增加系统的稳定性，并让有用信号顺利通过。压控振荡器，是指其振荡频率可以受外加电压控制的振荡器。而分频器则是用来对压控振荡器输出的高频信号进行分频，然后与输入信号vi(t)的频率进行比较，以实现对输入信号的无相位误差的频率跟踪。 图1 锁相环原理图 锁相环基本工作过程是：PD 用来比较输入信号和反馈信号的相位偏差,并产生一个误差电压Vc(t)。误差电压中的高频成分(包括噪声中的高频成分) 被L PF 滤除，形成控制电压Vd(t)。在控制电压作用下，VCO的频率和相位逐渐接近环路输入信号的频率和相位。若压控振荡器的频率能够变化到与输入信号频率相同，在满足稳定性条件下，就会在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。当锁定后，VCO能使输出信号的频率跟随输入信号的频率改变，输入与输出信号保持同步。这就是锁相环工作的过程。 二．锁相环电路的设计 系统电压虽然一般为50Hz工频，但也会上下波动。为了保证TCR控制器无功补偿的计算，产生与电网频率严格同步的触发脉冲，必须进行电网频率跟踪。为此，在本系统中采用了锁相环装置，以实现对电网频率的跟踪。 TCR控制器为了实现无功补偿精度0.1％的指标，采用密集的时间控制算法。将一个工频周波（20mS）均分为1200等份，产生1200个触发脉冲（频率为50Hz*1200＝60KHz），每个脉冲触发DSP和A/D各一次。A/D用于采集并保持数据；DSP用于接收A/D数据并开始计算和判断是否激发晶闸管触发脉冲。因此DSP的计算周期和A/D的数据采集周期均为1/60K＝16.7μS。由于A/D和DSP是同步触发的，所以DSP被触发的时刻是A/D当前数据正在采集的时刻，DSP接收的数据是A/D保持的上一次采集下来的数据，这样在数据采集和处理上存在一个时间差，也就是16.7μS。这段时间对于工频电压来说只有1/1200周期，对SVC的无功补偿来说影响是很小的。 在本控制系统中我们采用锁相环的目的主要是为了控制采样信号的频率和A/D转换器的起始转换时间，提供DSP系统A/D转换的启动信号，同时产生与电网严格同步的电压过零脉冲给DSP，指示DSP开始无功补偿计算。由于所有的计算和触发均起始于三相电压准确的相位过零点，锁相环在整个无功计算中占有极其重要的地位，不仅锁相环的误差会引起无功补偿的质量，锁相环的失锁更会导致整个系统的崩溃，具体的设计图见图2 锁相环设计图： 图2 锁相环设计图 如图所示，VCO为压控振荡器，CPLD起分频器的作用，移位/滤波相当于LPF，其它部分起鉴相器的作用。锁相环整体形成闭环控制，输入量为来自电网、经过数据采集电路处理后的三相相电压UA、UB、UC；输出为三相相位过零脉冲信号：PA、PB、PC，和A/D触发信号PAD。 Flash查找表中存放的正弦波是以工频（50Hz）正弦波和直流量叠加的形式存放的，波形如图3 Flash查找表中存放的波形图： 图3 Flash查找表中存放的波形图 前面已经介绍过控制器是把一个工频周期分成1200个触发点，Flash查找表中